Vitis 嵌入式平台创建所需要注意的问题

judy 在周二, 04/19/2022 - 10:09 提交

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Vitis 统一软件平台文档：应用加速开发	研讨会：利用编译器指令提升AMD Vitis™ HLS 设计性能	开发者分享 \| 如何获取 Github 上 Vitis, Vitis 库等资源
Vitis™ 视频分析 SDK，将视觉化为强大的洞察力	Vitis Model Composer 教程 (v2021.1)	AMD Vitis 统一软件平台助力简化并优化设计

最新文章