来源：内容由半导体行业观察（ID：icbank）编译自techspot，谢谢。
参与 PCIe 开发的公司一直在为该协议设计光学连接器，但 DevCon 2024 见证了在实际硬件中使用它们的重大新一步。从 CopperLink 过渡到光纤可能对 PCIe 6.0 和 7.0 预期的大幅速度提升至关重要。 上周，Cadence 在 PCI-SIG DevCon 2024 上展示了使用现成部件达到每秒 128 千兆传输 (GT/s) 的PCIe 7.0 连接。该测试标志着光学 PCIe 连接（CopperLink 的拟议继任者）向前迈出了重要一步。 演示持续保持连接超过两天（整个大会期间），没有中断。Cadence 展示了 PCIe 7.0 的 IX 和 RX 功能，保持了 ~3E-8 的预 FEC BER，为 RS FEC 提供了充足的余量。
光学 PCIe 连接器适用于超大规模、云计算、HPC 和数据中心等企业应用。作为 CopperLink 的替代品，它们可以为服务器和数据中心构建者提供更多选择，以实现更高的速度和带宽。
CopperLink 规范于 3 月首次亮相，旨在分别为 PCIe 5.0 和 6.0 提供 32 或 64 GT/s 的连接。光学技术将促进 PCIe 6.0 和 7.0，但 Cadence 展示的惊人的 128 GT/s 只有在 7.0 中才有可能实现。
PCI-SIG 小组早在 2023 年 8 月就成立了一支团队来探索光学连接，并计划采用多种技术来支持 PCIe，包括可插拔光收发器、板载光学器件、共封装光学器件和光学 I/O。通过工程变更请求增强 PCIe 电气性能的最终规范计划于 2024 年 12 月发布。
目前最先进的消费级 PC 都采用 PCIe 5.0，最显著的一点是将 SSD 读取速度提高到 10 GB/s 以上。PCI-SIG 于 2022 年初发布了 PCIe 6.0 的完整规范，该标准可能会在 2024 年和 2025 年开始出现在企业硬件中。
与此同时，PCIe 7.0 草案规范在上周的 DevCon 上更新至 0.5 版，最终规范预计将于明年发布。PCI-SIG 小组最初计划在 2027 年开始在现实世界中推出硬件，但将其预测推迟到了 2028 年。
PCIe 6.0 和 7.0 规范应分别支持 x16 通道上高达 256 GB/s 和 512 GB/s 的带宽。它们的创新还包括四级脉冲幅度调制 (PAM4)、轻量级前向纠错 (FEC)、循环冗余校验 (CRC) 和流量控制单元 (Flits)。Cadence 在多个 DevCon 展位上展示了 Flits 和 PCIe 6.0 的其他新功能。
重磅，PCIe将走向光互联，铜将被抛弃？
根据负责该标准的组织的最新公告，PCI-Express 互连标准可能会在未来几年经历一些重大变化。
PCI-SIG 今天上午宣布成立 PCIe 光学工作组，其职责是致力于通过光学接口实现 PCIe。新闻稿同时指出，PCI-SIG 光学工作组旨在与光学技术无关，支持广泛的光学技术，同时有可能开发特定于技术的外形尺寸。
Insight 64 研究员 Nathan Brookwood 表示：“光连接将成为 PCIe 架构的重要进步，因为它们将实现更高的性能、更低的功耗、更远的覆盖范围和更低的延迟。许多数据需求旺盛的市场和应用，例如云和量子计算、超大规模数据中心和高性能计算将受益于利用光连接的 PCIe 架构。”
PCI-SIG 总裁兼主席 Al Yanes 表示：“我们看到业界对通过实现应用之间的光学连接来扩大已建立的多代高能效 PCIe 技术标准的覆盖范围表现出浓厚的兴趣。” “PCI-SIG 欢迎业界提出意见，并邀请所有 PCI-SIG 成员加入光学工作组，分享他们的专业知识并帮助制定具体的工作组目标和要求。”
旨在取代铜互联？
据anandtech报道，尽管该组织仍处于早期阶段，但传统的铜绑定标准的影响可能会很大，因为光学技术将绕过传统 PCIe 即将接近的铜信号传输的一些日益顽固的限制。
PCI-Express 于 2000 年首次发布，最初是围绕高密度边缘连接器的使用而开发的，至今仍在使用。PCIe 卡机电规范 (CEM) 定义了过去二十年使用的 PCIe 附加卡外形尺寸，范围从 x1 到 x16 连接。
尽管 PCIe CEM 多年来几乎没有发生任何变化（很大程度上是为了确保向后和向前兼容性），但信号标准本身却经历了多次速度升级。包括最新的 PCIe 6.0 标准在内，单个 PCIe 通道的速度自 2000 年以来已提高了 32 倍，而 PCI-SIG 将在 2025 年通过PCIe 7.0将这一速度再次提高一倍。由于每个引脚传输的数据量大幅增加，该标准使用的实际频率带宽也增加了类似程度，PCIe 7.0 设置为接近 32GHz 的运行频率。
在开发更新的 PCIe 标准时，PCI-SIG 致力于最大限度地减少这些问题，例如采用不需要更高频率的替代信号发送方式（例如带有 PAM-4 的 PCIe 6），以及使用中途重定时器随着材料的改进，有助于跟上标准所使用的更高频率。但 PCB 内铜走线的频率限制从未完全消除，这就是为什么近年来 PCI-SIG 为基于铜布线的 PCIe 制定了官方标准。
PCIe 5.0/6.0 布线标准仍在今年年底进行工作，提供了使用铜电缆在系统内部（内部）和系统之间（外部）传输 PCIe 的选项。特别是，相对较粗的铜电缆比 PCB 走线具有更少的信号损失，克服了高频通信的直接缺点，即通道覆盖范围短（即信号传播距离短）。虽然布线标准旨在作为 PCIe CEM 连接器的替代品，而不是大规模替代品，但它的存在凸显了铜缆高频信号传输面临的问题，一旦 PCIe 7.0 完成，这个问题只会变得更具挑战性。
为此，PCI-SIG 组建了 PCI-SIG 光学工作组。与往往处于高频信号创新最前沿的以太网社区一样，PCI-SIG 也将基于光的光学通信视为 PCIe 未来的一部分。正如我们在光网络技术中所看到的那样，与光频率大大提高相比，光通信具有更长距离和更高数据速率的潜力，并且与日益耗电的铜线传输相比，可以降低功耗。出于这些原因，PCI-SIG 正在组建一个光学工作组，以帮助开发通过光学连接提供 PCIe 所需的标准。
严格来说，通过光学连接驱动 PCIe 并不需要创建新的光学标准。一些供应商已经提供了专有的解决方案，重点是外部连接。但光学标准的创建正是为了实现这一目标——标准化光纤上 PCIe 的工作和行为方式。作为工作组公告的一部分，传统上基于共识的 PCI-SIG 明确表示，他们不会为任何单一光学技术开发标准，而是旨在使其与技术无关，从而使规范能够支持广泛的光学技术。
但 PCI-SIG 相对广泛的公告并不仅仅停留在用光缆替代当前铜缆，该组织还在考虑“潜在开发特定技术的外形尺寸”。虽然经典的 CEM 连接器不太可能很快完全消失（向后和向前兼容性非常重要），但 CEM 连接器是当今提供 PCIe 的最弱/最困难的方式。因此，如果 PCI-SIG 正在考虑新的外形尺寸，那么光学工作组可能至少会考虑某种基于光学的 CEM 后继产品。如果这真的成为现实，这将很容易成为 PCIe 规范 23 年多以来历史上最大的变化。
但可以肯定的是，如果发生任何此类变化，那也需要数年的时间。新的光学工作组尚未组建，更不用说设定目标和要求了。该组织的职责范围广泛，旨在使 PCIe 更加光学友好，因此几年后才能产生任何影响——如果不是对 PCIe 8.0 规范产生更直接的影响，想必不会早于为 PCIe 7.0 制定布线标准。但这表明了 PCI-SIG 领导层对 PCIe 标准未来发展的看法，假设他们能够从成员那里获得共识。而且，虽然 PCI-SIG 的新闻稿中没有明确说明，但以这种方式对光学 PCIe 的任何认真使用似乎都以廉价的光学收发器（即硅光子学）为基础。
无论如何，看看 PCI-SIG 的新光学工作组最终会产生什么结果将会很有趣。随着 PCIe 开始接近铜的实际极限，行业标准外围互连的未来很可能会走向更轻。
128GT/s的PCIe 7还是目标
虽然工作组将目标瞄准了光互连，但从上文的介绍和官方的新闻稿所说，现有的 PCI-SIG 工作组将继续朝着PCIe 7.0 规范中的 128GT/s 数据速率迈进，而这个新的光学工作组将致力于使 PCIe 架构更加光学友好。 根据PCI-SIG 所说，即将推出的 PCIe 7.0 规范计划于 2025 年向成员发布。PCIe 7.0 规范旨在提供 128 GT/s 的数据速率，是PCIe 6.0 规范的数据速率的两倍。PCIe 7.0 技术旨在成为人工智能/机器学习、数据中心、HPC、汽车、物联网和军事/航空航天等数据密集型市场的可扩展互连解决方案。
据新闻稿，PCIe 7.0 规范功能的目标包括但不限于：
通过 x16 配置提供 128 GT/s 原始比特率和高达 512 GB/s 的双向比特率； 利用 PAM4（4 级脉冲幅度调制）信令； 重点维护渠道参数和覆盖面； 持续实现低时延、高可靠的目标； 提高电源效率； 保持与所有前几代 PCIe 技术的向后兼容性； 而按照PCI-SIG所说，他们已经完成了规范的第一个草案版本 0.3，并准备好分发给该组织的成员，这标志着该标准开发的下一步。 虽然PCI-SIG并没有在新闻稿中披露了更多技术细节，但正如anandtech所说，规范初稿的发布，标志着组织已成功开发出更快的 PCIe 通信所需的核心技术基础。而这并不是一件容易的事情，因为 PCIe 7.0 需要将物理层的总线频率加倍，而 PCIe 6.0 通过 PAM4 信令回避了这一重大发展。但对于 PCIe 7.0，PCI-SIG 可以说又回到了硬模式开发，因为需要再次改进物理层——这次是为了使其能够在大约30GHz。 在电气方面，PCIe 7.0 坚持使用 PAM4 + FLIT 编码，就像其前身一样。因此，下一个标准在物理层开发上的花费将很大程度上节省在逻辑层的开发上。
反过来，该规范的合规性计划应在 2027 年启动并运行。合规性计划是硬件可用性的功能晴雨表，因为在使用新规范的任何大型商业硬件可以发货之前，合规性测试和认证实际上是必要的。除极少数例外，这些往往需要 2 到 2.5 年的时间才能完成。所有这些都表明，首批商用 PCIe 7.0 产品预计至少要到 2027 年（五年后）才会推出，这凸显出在这个初步草案之后，PCIe 7.0 仍有大量工作要做。
100亿美元的大市场
在六月举办的2023 年 PCI-SIG 开发者大会上，PCI-SIG 公布了ABI 研究报告的新发现，预测PCI Express ® (PCIe ® ) 技术 TAM在2022 年至 2027 年的复合年增长率为14% ，高增长垂直行业包括数据中心、边缘、电信、人工智能、汽车、移动设备和可穿戴设备。 按照这个报告，汽车和网络边缘垂直行业预计 PCIe 技术的增长机会最大，在预测期内总可寻址市场 (TAM) 和复合年增长率 (CAGR) 分别为 53% 和 38%。报告表示，汽车行业可以从 PCIe 技术的广泛采用中获取巨大价值，因为它可以实现电气/电子 (E/E) 领域的整合，并帮助系统克服自动驾驶汽车关键任务应用中的安全和效率挑战。 报告进一步指出，数据中心等高性能应用将有助于对新 PCIe 技术部署的持续长期需求。除了性能之外，PCIe 技术采用的其他关键驱动因素包括能效、安全性和“价值实现时间”。 从报告中我们还看到，PCIe 6.0 规范的低功耗特性 (L0p) 将成为部署的主要驱动力，因为电源效率成为更加关注可持续性和降低运营成本的采用者的核心策略；而AI 行业的采用率将会很高，因为 PCIe 技术通过向前和向后兼容性为决策者提供了灵活性，缩短了价值实现时间并降低了部署风险；随着异构硬件变得无处不在，复杂的开放式无线接入网络（Open RAN 或 ORAN）工作负载将导致对 PCIe 技术的持续需求。当然，PCIe 技术也将在移动设备垂直领域表现良好，因为市场创新的快速发展将需要分立组件互连。 ABI Research 研究分析师 Reece Hayden 表示：“从长远来看，随着需要更快速度、嵌入式安全性和更高能效的应用不断出现，PCIe 技术需求将持续存在。”“短期内，这在数据中心和人工智能垂直领域尤其如此，因为 PCIe 6.0 规范带来了更有效的电源管理功能。与此同时，我们看到边缘异构计算资源的激增，以处理更大的数据集并支持性能敏感的应用程序。PCIe 技术的部署不断增加，因为其高带宽和功效非常适合这些具有挑战性的计算位置。” PCI-SIG 总裁 Al Yanes 表示：“PCI Express 技术作为基础 I/O 互连引领行业发展，广泛应用于从汽车到数据中心服务器的各个领域。”“这份报告有力地证明了 PCIe 技术的未来是光明的。随着 PCIe 架构速度的提高，我们将继续扩展传统垂直领域，同时扩展到令人兴奋的新垂直领域，以满足高带宽、低延迟互连的需求。”
参考链接
https://www.techspot.com/news/103430-pcie-70-achieves-128-gts-optical-connection-demonstration.html
