ALINX 发布 AMD Virtex Ultrascale+ FPGA PCle 3.0 开发平台 AXVU13P

judy 在周五, 12/20/2024 - 09:57 提交

文章来源：：ALINX

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

ALINX 发布 NVMe SPCIe FPGA IP 核	ALINX 基于 Versal 系列硬件解决方案	ALINX 推出全新 IP 核产品线，覆盖 TCP/UDP/NVMe AXI IP 核
ALINX 出席 AMD 自适应计算峰会分享 FPGA 硬件解决方案	自动驾驶、AI、高端医疗……芯驿电子携 FPGA 创新成果亮相 2024 上海国际嵌入式展	ALINX 正式发布软件无线电射频行业解决方案 XILINX RFSoC 开发套件

最新文章