ALINX 发布 AMD Virtex Ultrascale+ FPGA PCle 3.0 开发平台 AXVU13P | FPGA 开发圈

judy 在周五, 12/20/2024 - 09:57 提交

文章来源：：ALINX

Virtex-Ultrascale+

最新文章

最新文章

ALINX 发布 NVMe SPCIe FPGA IP 核	自动驾驶、AI、高端医疗……芯驿电子携 FPGA 创新成果亮相 2024 上海国际嵌入式展	ALINX FPGA核心板（SOM）选型之MPSoC系列
ALINX 发布 Kintex UltraScale 系列 FPGA PCle3.0 开发平台	ALINX 国产化 FPGA 车载智能视频数据解决方案亮相第十一届汽车电子创新大会	直击慕尼黑上海电子展，ALINX 以 FPGA 助推企业客户产品研发冲刺

精彩推荐

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example