ALINX 发布 AMD Virtex Ultrascale+ FPGA PCle 3.0 开发平台 AXVU13P | FPGA 开发圈

judy 在周五, 12/20/2024 - 09:57 提交

文章来源：：ALINX

Virtex-Ultrascale+

最新文章

最新文章

ALINX 国产化 FPGA 车载智能视频数据解决方案亮相第十一届汽车电子创新大会	ALINX 发布 AMD 首款 Versal AI Edge 自适应计算加速平台 SOM 及配套开发板	ALINX 发布 100G 以太网 UDP/IP 协议栈 IP 核
ALINX 产品亮相德国慕尼黑电子展，展示基于紫光同创 FPGA 芯片的系列板卡成果	ALINX 发布 Xilinx Zynq 7000 高端综合开发平台 AX7Z045	ALINX 多系列 FPGA 产品亮相第二十六届高交会，携手紫光同创助力 FPGA 国产化发展

精彩推荐

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

基于7系列FPGA开发板的LCD1602驱动

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705