实现数据中心、实验室以及便携式/移动环境下的快速性能原型设计
西门子的 Veloce™ proFPGA CS 是一款针对软件验证和软硬件系统集成优化的原型系统。它是一款基于 FPGA 的逻辑功能验证级工具。
软件验证过程通过模拟集成电路（ IC ）在不同输入条件下的行为来测试和验证其设计功能，以确保其按预期执行。该平台高度灵活且经济实惠，支持几乎所有设计规模，从单个 FPGA 到多个 FPGA、多刀片配置，甚至是最大型的设计。工程师需要验证 SoC 的逻辑功能，他们通过在周期准确的环境下运行软件工作负载（通常带有操作系统）来实现这一点。
RTL 设计仿真和基于 FPGA 的大规模原型设计是实现 SoC、软件以及系统验证与确认的有力工具。仿真可以很容易地将 RTL 编译为可执行模型，并具有全信号可观测性，是 RTL 设计与验证中不可或缺的工具。基于 FPGA 的大规模原型设计可以实现更高的执行速度，但灵活性会受到限制，这对于必须根据 RTL 设计验证代码的软件团队至关重要。它们共同为全系统的验证与确认提供了强大助力。
项目挑战
如今，芯片设计的尺寸和复杂性由人工智能（ AI ）推动——用于训练和执行生成式 AI 模型、为智能车辆提供支持以及进行通用智能研究。尖端 IC 工艺、多芯片模块和小芯片推动了芯片尺寸的增大。对于芯片厂商而言，产品就是芯片。只要芯片符合其数据表，那它就是准确的。而对于系统厂商而言，产品则是其主板上的芯片，运行从驱动程序和操作系统到应用的整个软件堆栈。他们必须测试的是整个集成系统，而不仅仅是 RTL 的各个模块。因此，由于数据中心 CPU 和 GPU、移动平台以及 AI 加速器等关键应用需求的激增，IC 设计的规模大幅增加。在后一种情况下，对生成式 AI 模型的训练需求激增加之通用 AI 研究的开始，展示出对硬件资源的无尽需求。
西门子原型设计产品战略总监 Juergen Jaeger 表示：“SoC 验证与确认项目通常从 RTL 设计的硬件部分验证开始。在许多情况下，工程师会对非常早期的 RTL 设计进行软件模拟，包括所有组合在一起的各种系统组件。在某个阶段，模拟器的运行速度不够快，客户便会转而采用仿真器，这使他们能够以比模拟高得多的性能水平验证 RTL 设计。然后，当 RTL 设计足够稳定、不会每天发生变化时，就需要开始在其上运行软件工作负载。此时客户往往会转向基于 FPGA 的原型平台。它能实现较之仿真更高的的性能，同时也会能承载更多的软件工作负载，如固件、操作系统，有时还有应用软件。”
解决方案
西门子很早就开始与 AMD 开展合作，首先获得了 AMD Versal Premium VP1902 器件的规格，而后开始开发新款 proFPGA CS 平台的硬件和软件。接下来是获取机械样品，以便西门子团队可以对其制造流程进行微调。AMD Versal Premium VP1902 是一款大型器件，底层拥有数千个引脚。不久之后，双方团队开始在软件方面进行合作，具体而言是西门子编译和综合工具与用于布局布线的 AMD Vivado 堆栈之间的接口。第三个合作领域是在调试方面，AMD Versal Premium VP1902 自适应 SoC 提供了以下功能：a）在系统逻辑单元数量方面，其容量至高可达前代 AMD Virtex Ultrascale+ VU19P FPGA 的 2 倍1；b）与前代 Virtex Ultrascale+ VU19P FPGA 相比，总 I/O 带宽至高可达 2 倍2。
Veloce proFPGA CS 软件原型设计平台是一款高性能且完全可配置的系统，设计人员能够在芯片可用之前通过大量软件工作负载验证软硬件集成。该平台旨在提供最先进的模块化、可扩展性、灵活性和可移植性，以满足当今硬件和软件工程师的验证需求。Jaeger 表示：“这款 FPGA 原型设计解决方案由 AMD Versal Premium VP1902 自适应 SoC 提供支持，易于部署，使设计团队能够快速进行 IC 和软件的硅前验证。”
Versal Premium VP1902 自适应 SoC 在 Versal 产品组合中提供了最高的逻辑容量、互连和外部存储器带宽3。Versal Premium VP1902器件拥有超过 1850 万个逻辑单元、超过 2000 个 I/O 以及至多 160 个高速收发器，最高运行速率可达 112 Gbps，专为挑战工程极限的应用而设计。VP1902 基于业经验证的 Versal 架构进行构建，不仅提供了领先的逻辑资源，还集成了 Arm® 标量处理器、用于 PCIe® Gen5、以太网和内存接口的硬化 IP，所有这些均通过 Versal 可编程片上网络（ NoC ）整合在一起，从而简化了大型设备中的数据移动。
Jaeger 解释道：“Veloce proFPGA CS 系统可用于数据中心、实验室或台式环境，能够连接到 PCIe 等外部接口以及各类外围设备。当今产品中的软件内容呈指数级增长，尽早验证软件（又称‘左移’）是产品成功和加速上市进程的关键。”
得益于 Veloce proFPGA CS 的高性能、高速接口和可扩展性，软件团队能够在芯片可用之前对软件进行验证和调试。该系统可从单个 FPGA 或桌面上的单刀片扩展到适用于多用户环境的多刀片机架安装配置。用户可灵活定义 FPGA 数量、互连和高速协议接口，以最贴合项目的验证和性能需求。
Jaeger 还补充道：“Veloce 软件消除了修改设计以适应 FPGA 的繁琐手动任务。基于 FPGA 的大规模原型设计以更有限的可观察性换取了更高的执行速度，这对于必须根据 RTL 设计验证代码的软件团队来说至关重要。”
Veloce proFPGA CS 系统旨在提升性能，可充分利用由 AMD Versal Premium VP1902 自适应 SoC 提供的最新 FPGA 器件技术。Veloce proFPGA CS 实现、调试和运行时软件可在全自动或用户引导模式下，最大限度地提高多 FPGA 设计实现的性能与生产力。该系统采用模块化和可扩展架构，经济实惠。从桌面上的单个 FPGA 系统或新的可互联多 FPGA 刀片系统开始，可以高效扩展至拥有数百个刀片的多用户原型设计平台。借助 Versal Premium VP1902 自适应 SoC 对所有 I/O 的灵活访问能力，用户可以配置一套综合全面的硬件接口、存储器、速度桥和互连电缆原型，以模拟真实系统。
设计成效
西门子对各种替代方案进行了调查，并确定 Versal Premium VP1902 自适应 SoC 无论在功能、时序还是器件的可用性方面，都是满足其需求和设计目标的最佳解决方案。
西门子 proFPGA CS 产品经理 Romain Petit 表示：“AI 在西门子软件流程中扮演重要角色。借助 AI，系统可以将随机 RTL 设计映射到大型 FPGA 中，例如 Versal Premium VP1902 自适应 SoC，或该器件的多个实例。这需要根据目标 SoC 设计及其运行速度制定各种策略。AMD Vivado 设计工具根据布局和布线输入创建新的芯片模型，然后利用 AI 提高结果质量以及编译的可靠性和稳定性。”
进一步了解 AMD Versal Premium VU1902 自适应 SoC，请访问官网产品专区。
1. VER-001: 基于 AMD 在 2023 年 5 月进行的内部分析，比较 Versal Premium VP1902 器件与 Virtex UltraScale+ VU19P 器件的系统逻辑单元数量。
2. VER-003: 基于 AMD 实验室测试，使用 A6865 封装来仿真 AMD Versal Premium VP1902 器件的 XPIO 数据速率性能，并与 AMD Virtex UltraScale+ VU19P FPGA 的公布数据速率进行了对比。实际结果会有所不同。
3. 产品选择指南可参见：Versal™ Premium 系列产品选择指南 (XMP463) • 查看器 • AMD 技术信息门户
