全面支持全新Agilex ™ 3 FPGA,为开发者构建高性能、低功耗的边缘和嵌入式应用提供更先进的工具
Quartus® Prime Pro 25.1版本主要特性
Agilex™设备支持
增加对Agilex™ 3 FPGA的支持
更高效地设计、测试和部署解决方案
性能增强
Nios® V/g 内核性能提升,Nios® V/ 内核面积减少 8%
Ashling RlSCFreer™ IDE VS Code 扩展与 TinyML 示例设计
Linux 硬件参考设计、Xen 管理程序支持、RTOS 支持
安装程序改进:支持并行安装和动态组件选择
流调试:支持高速流硬件调试,可通过 STP 进行配置
引入原生 Altera AX14 总线功能模型 (BFMs)
收发器协议 IP 仿真改进,速度提升高达 50%
其他功能和改进
适用于 Quartus® Prime 设计套件(QPDS) 标准版和专业版的容器化镜像
静态时序分析优化:更智能的设计收敛
RAM 推断改进:增强型综合支持
FPGA AI 套件:扩展 AI 能力、提升易用性
提升亮点
Agilex™ 3 Beta 支持
Altera 品牌焕新
YOLOv7 模型支持
样例设计与易用性提升
支持 Agilex™ 5E系列 FPGA 的样例设计
以 ARM 处理器为主控的 SoC 样例设计
无主机 JTAG 连接样例设计
性能增强与软件提升
性能评估器助力解决内存带宽问题
OpenVINO™ 工具套件 2024.6 集成
与最近两年的 Quartus® Prime Pro 版本保持兼容
Ouartus® Prime Pro 25.1 版本 IP 功能新特性
Agilex™ 3 IP 简介
通过高压、高速接口提供灵活的 I/0 支持
强大的高速数据传输功能
LPDDR4 速度高达 2133Mbps,实现高性价比内存支持
使用 HPS EMIF 与 ARM Cortex 处理器无缝集成
使用视频和视觉处理 (VVP)IP 套件进行高分辨率图像和视频处理
强大的同步功能:适用于使用 JESD204B 的多个数据转换器
使用收发器工具包对收发器链路进行全面的测试和调试
Agilex™ 5 IP 更新
动态重配置:通过 PMA-Direct 实时调整多个配置
适用于 PCle 3.0/4.0 的多通道 DMA
每串行通道 Interlaken @ 12.5Gbps
JESD204B @17.16 Gbps,确保高速、高精度的数据传输
双单工模式下的 JESD204C 协议
O-RAN IP:支持 15-240 KHz 的子载波频率
点击了解更多 Quartus® Prime Pro 25.1版本新特性
文章来源:Altera FPGA