作者：Trevor Rishavy，AMD开发者；来源：AMD开发者社区
在撰写本文时，HDMI Transmitter Subsystem IP 核与 Video Processing Subsystem IP 核均有多个示例设计可供使用，但并没有演示将两者功能结合在一起来使用的设计。
如需了解有关这些设计的信息，请参阅 (PG235) 和 (PG231)。
本篇博文将侧重于概述如何创建和运行设计以将这两个 IP 结合在一起来实现。
注释：此设计按现状提供，不含任何保证。它是在正常发布/测试流程外构建的，仅用于提供指示信息。
SR 门户不支持本设计。如果您对本设计有疑问，请在视频论坛板块上发帖。
本设计演示了如何在 ZCU102 评估板上使用 Vivado 2022.1 工具集来构建和运行 Video Processing Subsystem + HDMI TX 设计。
本设计是基于产品指南中的 HDMI TX Only 设计来创建的，随后经过更新，添加了 Video Processing Subsystem 功能。
其目的是为了演示如何将 Video Processing Subsystem 与 HDMI TX Subsystem 结合在一起来运作并快速实现。
它包括下列组成部分：
复位功能
Zynq 子系统例化，用于控制 IP。
GPIO 用于监控状态（原示例设计保留不变）
Test Pattern Generator (TPG) 用于创建视频数据
Video Processing Subsystem 用于转换颜色格式和分辨率
Video PHY Controller
HDMI TX Subsystem
使用提供的脚本创建比特流：
1. 在命令行或 Vivado 终端内，运行来自以下目录的 Tcl 脚本：
同时确保 hdmi.xdc 文件与该 Tcl 脚本位于相同目录下。
Vivado -source v_proc_ss_0_ex.tcl
2. 等待脚本完成，然后运行 Vivado 生成比特流。
此操作能以脚本模式完成，也可以打开 Vivado GUI 并遵循典型的综合、实现、比特流生成流程来完成。
3. 生成比特流后，导出 XSA 文件。
如何基于 XSA 来创建 ELF 文件：
1. 打开 Vitis GUI。
2. 创建新的平台工程并指向从 Vivado 工程导出的 XSA。
3. 使用构建工具来构建 BSP。
4. 构建好 BSP 后，选择“Drivers”（驱动程序）中的“Import Examples”（导入示例）。
5. 导入 HDMI TX Only
6. 将 /src 下的文件替换为 /SW 内的文件。
这些文件均已经过编辑，适用于 VPSS + HDMI 示例。
7. 构建并测试。下图显示了 UART 控制台。
注释：如需了解有关构建和测试的更多信息，请参阅 (PG235) 和 (PG231)。
