RoE (Radio Over Ethernet) 赋能5G无线应用

周五, 13 十一月 2020 - 14:53

增强型 CPRI (eCPRI) 技术在赋能下一代 5G 无线应用中的作用正变得越来越重要。赛灵思 Radio over Ethernet Framer (RoE Framer) 核是一整套 eCPRI 和下一代前传接口 (Next Generation Fronthaul Interface, NGFI) 系统解决方案中不可或缺的一部分。

赛灵思专为此提供了仿真工程和硬件演示。本篇博文将帮助用户初始化仿真示例、分析波形中的仿真数据并展示如何使用测试激励文件演示文件来应用用户自己的配置。

RoE IP 提供了 2 个仿真流程示例：Block Automation 流程和 Open IP Example 流程。

<li>Block Automation 流程用于生成基本系统级仿真示例，其中包含10G/25G Ethernet IP、DMA 基础架构以及支持 IEEE 1588 PTP 实现的块。此流程用于验证系统已退出复位状态，并且时钟正在按期望的方式运行。

该成帧器将环回到解帧器，并且可通过某些配置来观察到数据流。但由于此结果难以保证，因此数据流仿真应使用设计示例。</li>

<li>Open IP Example 流程可提供 1 个简单的设计示例，其中仅包含 RoE IP 和关联的测试激励文件。该测试激励文件演示文件可向用户展示如何控制 AXI Lite 接口、自定义系统配置然后通过仿真来评估 RoE IP 行为。</li>

Block Automation 流程

1. 使用 Zynq UltraScale+ MPSoC 或 RFSoC 器件系列创建新的 Vivado 工程。

2. 创建新的块设计 (Block Design)
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112237-1.p…; alt=""></center>

3.在块设计界面上添加 Radio Over Ethernet Framer。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112238-2.p…; alt=""></center>

4.运行首次块自动化设置 (Block Automation)。“当前无法添加仿真时钟 (Cannot add simulation clocks atthis time)”将灰显。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112239-3.p…; alt=""></center>

5.如果开发板类型为 ZCU102 或 ZCU111，那么生成的块设计将作为硬件演示设计。

现在，重新运行 Block Automation。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112241-4.p…; alt=""></center>

6.勾选“连接简单时钟以供仿真 (Connect simple clocks forsimulation)”
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112244-5.p…; alt=""></center>

这样即可看到，时钟生成块已添加到其中，以提供激励：
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112246-6.p…; alt=""></center>

7. 在“Sources”视图中，高亮 .bd 文件、右键单击，然后在完成第 2 次块自动化设置后创建 HDL 封装。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112248-7.p…; alt=""></center>

8.在“仿真源 (Simulation Sources)”下找到生成的封装文件，然后选中“设为顶层 (Set as Top)”
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112249-8.p…; alt=""></center>

9.在 Flow Navigator 中，单击“运行仿真 (Run Simulation) -> 运行行为仿真 (Run Behavioral Simulation)”
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112250-9.p…; alt=""></center>

10.在波形窗口中，您可在“Scope”视图中找到 roe_framer_0 模块，然后将所需信号添加到波形中。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112251-10…; alt=""></center>

11. 在 Tcl 控制台 (Tcl console) 中添加以下命令发出 3 个信号，以强制启动 RoE Framer：
<pre>restart
add_force {/design_1_wrapper/design_1_i/datapath/framer_datapath/roe_framer_0/inst/roe_framer_top_i/fram_disable} -radix hex {0 0ns}
add_force {/design_1_wrapper/gpio_cdc_dipstatus} -radix hex {00000000 0ns}add_force {/design_1_wrapper/design_1_i/ext_reset_in_1} -radix hex {1 0ns}
run 20us</pre>

12.允许仿真运行 20us 并再次强制执行复位：
<pre>add_force {/design_1_wrapper/design_1_i/ext_reset_in_1} -radix hex {0 0ns} -cancel_after 40
run all</pre>

13.现在，您可在仿真中看到数据包传输行为。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112252-11…; alt=""></center>
注：消息接口即指向 Arm 处理器的路径，在仿真中并未显示。要查看此接口，只需在硬件中插入 ILA 即可

Open IP Example 流程

1.使用 Zynq UltraScale+ MPSoC 或 RFSoC 器件系列创建新的 Vivado 工程。

2.在 IP 目录 (IP Catalog) 中找到 Radio Over Ethernet Framer IP，单击它，然后单击“OK”。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112253-12…; alt=""></center>

3.单击“生成输出文件 (Generate Output Products)”中的“跳过 (Skip)”
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112254-13…; alt=""></center>

4.右键单击 roe_framer IP，然后单击“打开 IP 设计示例 (Open IP Example Design)”：
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112255-14…; alt=""></center>

5.此时仅添加 roe_radio_top 以将数据环回至 roe_framer，测试激励文件 demo_tb 则作为仿真源来添加。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112256-15…; alt=""></center>

6.在 Flow Navigator 中，单击“运行仿真 (Run Simulation) -> 运行行为仿真 (Run Behavioral Simulation)”
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112257-16…; alt=""></center>

7.现在仿真已启动并正常运行，您可在波形中看到信号值。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112258-17…; alt=""></center>

使用测试激励文件演示文件来配置 ROE

测试激励文件演示文件中的 axi_read_basicExample 功能显示了 1 个基本示例。您可直接将其添加到初始流程中用于测试：
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112259-18…; alt=""></center>

如果要控制 ROE 配置，则可使用测试激励文件演示文件中的 JTAG2AXI 块。

例如，如果要发射控制消息，则可写入寄存器 0xA0006008 并将消息类型设置为 #2。在以太网数据包报头中提供 eCPRI Ethertype (AEFE16) 值。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112260-19…; alt=""></center>

<li>0x6008 表示 eCPRI 数据包消息类型或 IEEE 1914.3 RoE 数据有效载荷子类型。</li>

<li>0x610C 表示所含字数为 0 的消息 AXI Stream 端口的位 127-96 的数据包筛选工具</li>

如需获取完整的寄存器映射，请访问RoE Secure Site

在波形中的 AXI4-Lite 接口上可观测到上述寄存器写入/读取行为：
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112261-20…; alt=""></center>

Tcl console 还会打印输出所有寄存器值。
<center><img src="http://xilinx.eetrend.com/files/2020-11/wen_zhang_/100058732-112262-21…; alt=""></center>

总结

鉴于您已了解如何生成仿真示例，现在您可决定哪个仿真示例最适合用作为您的起点，只有最合适的才是最好的。

下一篇博文《RoE 双演示其二 - 硬件》将提供有关如下几个方面的信息：包括如何使用 GitHub 无线应用来生成硬件演示、初探 xroe_apps API 以及运行 PTP 测试。

本文转载自：<a href="https://mp.weixin.qq.com/s?__biz=Mzg3NDAxNzU1MA==&mid=2247487194&idx=1&…技术社区</a>

RoE (Radio Over Ethernet) 赋能5G无线应用

阅读推荐