judy 在 周四, 03/18/2021 - 09:20 提交 本文档旨在描述推荐的设计方法,帮助用户在 Vivado® Design Suite 中有效利用赛灵思 FPGA 器件资源,并加速完成设计实现和时序收敛。提供推荐方法背后的原理,以支持用户制定出明智的设计决策。 >>>>点击在线下载 UG949 设计指南 时序收敛