【视频】Vitis 深入教程简介

judy 在周四, 06/03/2021 - 17:23 提交

在 Github 上探索 60 多个综合性 Vitis 教程，涵盖硬件加速器、运行时和系统优化、机器学习等

精彩推荐

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

超越 CPU 及 GPU 性能的Vitis加速应用 C++ 内核开发实例	【视频】XDF 2019演讲回放 \| 使用Vitis加速图书馆进行开发	【视频】XDF 2019演讲回放 \| 开发 Vitis 应用程序的实用方法
【视频】XDF 2019演讲回放 \| 在数据中心中部署Vitis应用程序	【视频】Vitis 命令行流程和 Vitis Analyzer	【视频】Vitis 为您的应用注入新的活力

最新文章