研讨会：利用编译器指令提升AMD Vitis™ HLS 设计性能

AMD Vitis™ 高层次综合 ( HLS ) 已成为自适应 SoC 及 FPGA 产品设计领域的一项颠覆性技术，可在创建定制硬件设计时实现更高层次的抽象并提高生产力。Vitis HLS 通过将 C/C++ 代码为 AMD 设备上可编程逻辑的 RTL 代码加速 IP 创建。

在 Vitis HLS 中，优化指令脱颖而出成为最强大的工具之一，使设计人员能够从相同底层 C 模型出发，探索各种架构解决方案。此功能有助于快速生成性能优化的解决方案，以满足开发人员的设计需求。

在本次网络研讨会中，我们将演示如何利用优化指令和 HLS 分析功能来高效驾驭各种 AMD 自适应 SoC 及 FPGA 产品的快速解决方案。

网络研讨会将讨论的主题：

Vitis HLS 概述和介绍。

了解不同类型的优化指令以及它们如何影响综合结果。

探索有助于分析和可视化结果的不同分析器。

演示设计 Demo 并演示优化指令的应用以创建一系列 IP 解决方案。

 
欢迎加入我们，参加本次内容丰富的网络研讨会！我们将为您提供利用 Vitis HLS 和优化指令加速 AMD 自适应 SoC 和 FPGA 开发所需的知识和技能。无论您当前正在使用 Vitis HLS 还是希望了解 Vitis HLS 是否是您下一个设计项目的正确选择，本次网络研讨会将使您能够充分了解高层次综合的潜力，帮助您更快地实现设计目标。

演讲时间：2023.12.21 10:00-11:30

演讲嘉宾：Lauren Gao（ 高亚军 ）

Lauren Gao ，AMD资深战略应用工程师
Lauren 专注于 C/C++ 高层次综合，拥有多年利用 FPGA 实现数字信号处理算法的经验，对 FPGA 的架构、开发工具和设计理念有深入的理解。发布网络视频课程《Vivado 入门与提高》点击率超过5万、出版《基于 FPGA 的数字信号处理》《Vivado 从此开始》《AMD FPGA 设计优化宝典-面向 Vivado 》等多本书籍并广受开发者好评。
 
点击这里报名或扫码报名

* 提交相应个人信息即表示您同意向 AMD 披露您的数据，并根据 AMD 公布的隐私政策进行处理。
* 除非特别声明，活动组织者对因特殊原因导致活动取消或报名成功后因不符合要求而无法进入直播间参与活动的情形不承担责任