ALINX 发布超高端 VU+系列 FPGA 开发平台 AXVU13F

judy 在周三, 02/12/2025 - 10:18 提交

文章来源：ALINX

精彩推荐

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

ALINX 发布 AMD 首款 Versal AI Edge 自适应计算加速平台 SOM 及配套开发板	ALINX FPGA核心板（SOM）选型之MPSoC系列	ALINX 推出全新 IP 核产品线，覆盖 TCP/UDP/NVMe AXI IP 核
ALINX 联合紫光同创发布首款国产 Kosmo-2可编程系统平台开发套件	ALINX FPGA核心板SOM助力Facebook工程师开发开源自计时设备	PCIe 数据处理、光纤通信，ALINX 发布 FPGA 国产化新品 AXP203 开发板

最新文章