西门子发布 Veloce CS，解锁三款新品助推硬件加速仿真和原型验证
judy 在 周三, 04/24/2024 - 14:33 提交
Veloce CS 可在所有平台复用，实现无缝迁移，将系统工作负载的执行和调试速度加快 10 倍
第二代 Versal Prime 系列适合嵌入式系统设计的五大原因
judy 在 周三, 04/24/2024 - 11:49 提交
AMD 第二代 Versal Prime 系列自适应 SoC 兼具性能和效率，具备更高水平的标量性能和世界领先的可编程逻辑，可实现出色的灵活设计。
高云半导体与越南孙德胜大学电气与电子工程学院开展交流合作
judy 在 周三, 04/24/2024 - 11:42 提交
在交流会上，阮仲文先生详细介绍了高云半导体的发展历程、产品应用以及22纳米产品的最新情况和未来产品路线图。
五项功能可提升边缘端嵌入式 AI 性能
judy 在 周三, 04/24/2024 - 09:51 提交
AI 驱动型系统正催生指数级算力需求，使得在紧凑的空间和功率限制内设计嵌入式应用变得更具挑战性。设计人员需要支持嵌入式 AI 系统中的所有计算阶段
【Vivado那些事儿】使用Python提取ILA数据
judy 在 周三, 04/24/2024 - 09:33 提交
ILA应该是调试AMD-Xilinx FPGA最常用的IP。在调试中，我们希望ILA中的波形能够提供有关设计问题的所有信息，但情况并非如此
AM017 中的 Versal GTM 数字监控器位宽
judy 在 周二, 04/23/2024 - 16:44 提交
AM017 表 32 显示了数字监控器属性。其中部分“Bit Field”（位字段）有错误
如何在Vivado中用工程模式使用DFX流程
judy 在 周二, 04/23/2024 - 15:33 提交
本文介绍在Vivado中用工程模式使用DFX流程以及需要注意的地方。
AMD GPU，将开源
judy 在 周二, 04/23/2024 - 10:06 提交
AMD 表示，它有望在 5 月底发布其微引擎调度程序 (MES) 文档，随后发布源代码。然后，它将继续以开源方式发布 Radeon 堆栈的其他部分
为啥FPGA资源/时序都有很大的优化空间？
judy 在 周二, 04/23/2024 - 09:49 提交
在工作中，我们接触到的至少90%以上的FPGA项目，它的的资源/时序都有很大的优化空间，为啥这么说？
Xilinx FPGA BGA推荐设计规则和策略（一）
judy 在 周二, 04/23/2024 - 09:43 提交
Xilinx®Versal®体系结构、UltraScale™体系结构、7系列和6系列设备有多种封装，旨在实现最大性能和最大灵活性