Vitis 开发 Linux 应用编程工程搭建

本文是学习赛灵思 Zynq UltraScale+ MPSoC 5EV过程中写的笔记

【FPGA IP系列】FIFO深度计算详解

本文主要介绍FIFO深度计算的方法

FPGA/SoC控制机械臂

让我们看看如何创建 FPGA 控制的机器人手臂

Zynq 7000 SoC 或 7 系列 FPGA 隔离设计流程实验(Vivado 设计套件)

本文介绍如何使用 AMD Vivado设计套件应用说明中的隔离设计流程 (IDF) 实现安全性或安全关键型设计

AMD推出全新锐龙Threadripper 7000和锐龙Threadripper PRO 7000 WX系列处理器

基于“Zen 4” 架构的处理器提供了极为优秀的多核性能

FPGA如何使用LUT表实现组合逻辑

本文以4输入查找表为例,解释一下FPGA如何使用LUT表实现组合逻辑

面向4K/8K 实时视频应用的JPEG 2000 IP

JPEG2000标准已经广泛用于各种对图像品质要求比较高的应用场景

Alveo板卡中的XVC功能

在Vitis调试kernel过程中,用户可以在先行通过SW_EMU和HW_EMU测试

AMD Siena:小巧精悍,面向电信和边缘应用的新一代EPYC处理器

本文将对Siena进行重点介绍

分布式视频系统中编解码算法的核心指标

分布式视频系统的概念是与集中式视频系统相对应的