FPGA 开发圈 | FPGA 社区

Vivado 仿真器和代码覆盖率

judy 在周四, 08/03/2023 - 09:59 提交

编写 HDL 通常是 FPGA 开发中耗时最少的部分，最具挑战性和最耗时的部分可能是验证

judy 在周四, 08/03/2023 - 09:26 提交

苏姿丰表示，AMD将在第四季度提高其MI300人工智能芯片的产量

judy 在周三, 08/02/2023 - 14:39 提交

千兆以太网解决方案利用Xilinx提供的AXI_1G/2.5G Ethernet SubSystem IP核来实现MAC功能

judy 在周三, 08/02/2023 - 11:04 提交

增量实现自从首次获得支持以来，不断升级演变，在此过程中已添加了多项针对性能和编译时间的增强功能

judy 在周三, 08/02/2023 - 09:42 提交

频率测量在电子设计和测量领域中经常用到，因此对频率测量方法的研究在实际工程应用中具有重要意义

wyh102 在周三, 08/02/2023 - 09:29 提交

打开cmake-gui.exe，点击Browse Source选择你解压出来的OpenCV Source目录

judy 在周二, 08/01/2023 - 16:41 提交

本文描述 AI 引擎如何使用 Kahn 进程网络模型进行图形编程

judy 在周二, 08/01/2023 - 14:27 提交

根据TrendForce集邦咨询调查显示，2023年HBM市场主流为HBM2e

judy 在周二, 08/01/2023 - 09:59 提交

本文介绍了面向7 系列器件系列中不同时钟缓冲器的相关文档所处的位置

judy 在周二, 08/01/2023 - 09:06 提交

本文介绍FPGA 设计工程师需要的 10 项有用技能

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。