使用 Xilinx FPGA 启用 AFE79xx SPI 的指南
judy 在 周五, 07/11/2025 - 17:06 提交
本教程介绍了使用 Xilinx Vivado 和 Vitis 开发环境为德州仪器AFE79xx EVM 启用串行外设接口 (SPI) 和非时序关键型通用输出以及配套的 LMK 系列时钟芯片的过程
Advanced IO wizard异步模式
judy 在 周五, 07/11/2025 - 10:17 提交
7nm Versal系列相对于16nm Ultrascale plus系列，IO做了升级，U+系列的HPIO在Versal升级为XPIO。Versal系列每一个XPIO bank包含54个IO管脚
Altera FPGA 的PIO IP当中bidir和inout选项的区别
judy 在 周五, 07/11/2025 - 09:40 提交
PIO IP是FPGA 设计中比较简单常用的IP， 当设置PIO IP的Direction的时候，可以看到有如下4个选项
嵌入式应用如何兼顾高性能与低功耗？Agilex™ 5 FPGA 和 SoC 给出答案
judy 在 周四, 07/10/2025 - 16:04 提交
本文阐述了 Agilex™ 5 FPGA E 系列如何通过硬核内存控制器和增强型 I/O 组，简化时序收敛、降低动态和静态功耗，并高效实现低电压、高带宽的内存技术。
LSSD技术：高速LVDS接收相位自动调整方案
judy 在 周四, 07/10/2025 - 10:41 提交
在当今高速数据传输领域，随着 LVDS 信号传输速率的不断提高，信号每位所占用的时间窗口不断减小，这使得采样时钟对信号的采样点在其有效区间采样的准确性降低
关于异步FIFO设计
judy 在 周四, 07/10/2025 - 09:14 提交
格雷码是美国学者Frank Gray于1947年提出的一种二进制编码方式，后面这种编码方式就以他的名字命名。实际上，格雷码是有多种编码形式的
软件调试器参考指南
judy 在 周三, 07/09/2025 - 15:40 提交
本指南内容涵盖了XSDB 命令、XSDB 用例和硬件软件接口（ HSI ）命令。
MATLAB 与 AMD Vitis™ HLS 协同工作，助力提升生产力
judy 在 周三, 07/09/2025 - 09:42 提交
作为 MATLAB® R2025a 版的一部分，AMD Vitis™ HLS 开发人员现在可以使用强大而简化的流程，直接从 MATLAB（.m code）环境生成 Vitis HLS C++ 代码。
AMD 赋能驾乘监控系统
judy 在 周三, 07/09/2025 - 09:27 提交
AMD 深耕汽车行业多年，在驾驶员监控系统（ DMS ）领域积淀深厚，这些系统深度集成于 L2、L2+ 和 L3 级车辆中
锋云天下 FPGA 网友见面会邀请函
judy 在 周二, 07/08/2025 - 17:00 提交
在这里，你将与志同道合的朋友畅所欲言，分享自己在 FPGA 领域的宝贵经验与奇思妙想，让你在轻松愉快的氛围中收获知识与拓展人脉。