莱迪思FPGA让服务器安全面向未来

服务器是现代计算基础设施的中坚力量。它们承载着敏感数据、AI模型以及核心工作负载,因此成为愈发复杂网络威胁的主要目标。

更可扩展的 FPGA 设计:Agilex™ 3/5 FPGA 及 SoC,助力智能化应用高效演进

Agilex™ 5 FPGA 和 SoC 以及新推出的 Agilex™ 3 FPGA 和 SoC 代表着可编程逻辑技术方面的重大飞跃。这两个设备系列均具备全新功能

Vivado 用于 Spartan UltraScale+:快速设计由此开始

随着 AMD Spartan UltraScale+ 系列现已投入量产,解锁其功能集的最快途径便是采用最新 AMD Vivado 工具版本( 2025.1 或更高版本)和全新操作指南资源

一款理想的Σ-Δ ADC什么样?本文告诉你~

本文将对ADC选型开发中一些重要的知识点进行梳理,并通过一个Microchip具体的ADC产品及应用示例,与大家一起探索如何为目标应用选择一款理想的ADC。

AMD Vivado™ ChipScope 让硬件调试更轻松

许多硬件问题只有在整个集成系统实时运行的过程中才会显现出来。AMD Vivado™ ChipScope 提供了一套完整的调试流程,可在系统运行期间最大限度提升对可编程逻辑的观测能力

芯粒技术的专利保护挑战与应对策略

在半导体行业中,许多产品由独立制造和分销的组件组装而成,这一特点为商业专利保护带来了特殊考量。而芯粒(Chiplet)的出现,则打破了这种传统模式

FPGA 版本管理三种方式:你会选哪一种?

FPGA 项目中也离不开版本号管理,不然“这是谁编的”、“板子上跑的到底是哪一版”常常让人头皮发麻。今天来聊聊三种常见方法。

FPGA软核生态全景对比:六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现,帮助从业者在选型与应用中做出科学判断。

FPGA 驱动智能车载!芯驿电子 AUMO 精彩亮相 2025 汽车测试及质量监控博览会

W100 自动驾驶采集回灌系统采用 FPGA 硬件加速,支持多通道视频的高带宽同步采集与回放,保证毫秒级的时间对齐;可在实验室中将真实场景完整复现

基于VPK 120 TX Preset 发送预设测试

Tx Presets 是 PCIe 发送端预定义的均衡设置,包括预加重(pre-emphasis)和去加重(de-emphasis)参数。该测试的目的是检查被测设备(DUT)在选择不同预设值时的表现情况。