VPK120评估板用户指南
judy 在 周三, 08/31/2022 - 11:53 提交
使用本指南开发和评估针对VPK120板上的Versal® ACAP XCVP1202器件的设计。
如何查看和复制PetaLinux(Yocto)的wic文件中的内容
judy 在 周三, 08/31/2022 - 09:50 提交
使用“wic cp”命令,在Linux Host和wic文件的分区之间，复制文件。
基于Xilinx的时序分析与约束（2）----基础概念（上）
judy 在 周三, 08/31/2022 - 09:37 提交
数字电路根据逻辑功能的不同特点，可以分成两大类：组合逻辑电路与时序逻辑电路
AnDAPT为FPGA供电带来领先的完全可编程定制化PMIC方案
judy 在 周二, 08/30/2022 - 15:15 提交
AnDAPT 的自适应多轨电源平台 (AmP) PMIC 是基于 SRAM 的可编程电源芯片，此架构是为 FPGA提供纷繁复杂电源轨的门票
Versal Premium系列VPK120评估套件概述
judy 在 周二, 08/30/2022 - 11:12 提交
VPK120 评估套件配备 Versal® Premium 系列 VP1202 ACAP，可提供与多种高速连接选项配对的功耗优化型联网内核
RTL与HLS强强联合打造FPGA新开发之路
judy 在 周二, 08/30/2022 - 10:37 提交
Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。
JESD204接口调试总结——Xilinx JESD204B数据手册的理解
judy 在 周二, 08/30/2022 - 09:26 提交
JESD204B 标准中定义的确定性延迟机制要求多帧大小大于链路上的最大可能延迟。
基于Xilinx跨die FPGA的逻辑设计
judy 在 周一, 08/29/2022 - 15:31 提交
大家使用xilinx的多die FPGA时，或多或少的都遇到过时序收敛问题，那么对于多die的FPGA我们应该如何做好设计了。
收购两家公司后，AMD推出新型DPU
judy 在 周一, 08/29/2022 - 10:56 提交
AMD 正在将其 smartNIC 推广为一种灵活高效的 SOC，它在适当的情况下利用固定逻辑 ASIC 技术
FPGA Xilinx HLS hls_math.h库
judy 在 周一, 08/29/2022 - 10:14 提交
在HLS中使用ap_fixed数据类型，可以结合硬件特性，很好的控制位宽