Xilinx Adapt 中国站开发者Vivado专场正式启动！

judy 在 周三, 11/24/2021 - 10:21 提交

赛灵思亚太区资深战略应用工程师高亚军将为大家讲解Vivado设计套件，分享其在使用过程中的技巧和设计方法论。

Xilinx Vitis 2020.1里面运行C程序时提示找不到microblaze_0

judy 在 周三, 11/24/2021 - 09:23 提交

Xilinx Vitis 2020.1里面运行C程序时提示找不到microblaze_0

eFUSE AES 密钥验证步骤

joycha 在 周二, 11/23/2021 - 15:04 提交

eFUSE 具备一次性可编程特性，即只要使用特定密钥将“熔丝 (FUSE)”熔断，就无法再使用任何其他密钥对其进行编程。在本文中，我们将探讨有关 AES 密钥验证步骤的内容，当您在器件上以物理方式对 eFUSE 密钥进行编程时应遵循这些验证步骤进行操作。

适用于 Versal ACAP 的 XPE 用户指南 (v2021.2)

judy 在 周二, 11/23/2021 - 14:56 提交

本文档旨在介绍如何根据 Versal™ ACAP 架构的描述来使用赛灵思的 Xilinx Power Estimator (XPE)。

Vitis下测试Zynq硬件平台

judy 在 周二, 11/23/2021 - 09:53 提交

在Zynq开发时，在Vivado中新建Zynq硬件平台，加入DMA、AXI接口模块，在进行构建软件系统之前，通常需要对硬件平台进行验证，检测模块新建过程中是否存在问题。下面对这一过程进行简单介绍。

FPGA 功耗管理设计技术

judy 在 周二, 11/23/2021 - 09:26 提交

在完成“FPGA 功耗”课程之后，您将能够解释静态功耗与动态功耗的区别，描述更小的器件形状对静态功耗的影响，定义泄漏电流与结温的关系，以及描述与功耗相关的某些器件数据手册信息。

基于Vitis HLS加速图像处理

judy 在 周一, 11/22/2021 - 14:56 提交

Vitis Vision库是OpenCV和Vision功能的加速库，可在Vitis环境中使用，这些库的L1目录是示例设计。为了适应各种用户环境，从2020.1版本开始，Xilinx不再使用Vivado / Vitis工具提供预安装的OpenCV版本。尽管Vitis_hls编译Vision库不需要OpenCV，但是用户测试验证使用时OpenCV。

赛灵思：Alveo加速卡助力数据中心实现高质量发展

judy 在 周一, 11/22/2021 - 10:10 提交

随着技术的不断迭代，未来会出现越来越多的HPC集群，利用更多专业化加速器进行计算工作，从而减少服务器、CPU的使用量

FPGA 电源要求概览

judy 在 周一, 11/22/2021 - 09:48 提交

在完成本次 FPGA 电源要求课程后，您就能够描述您的 FPGA 电源要求，说明一款 FPGA 的用电情况以及解决方案的功耗取决于设计及 FPGA 器件的原理。

合见工软发布基于VU19P FPGA器件的FPGA原型验证系统UV APS

judy 在 周一, 11/22/2021 - 09:36 提交

UV APS产品系列能够帮助客户加速验证进度、提前进行软硬件集成开发与测试，其中UVAPS-VU19P-Quad采用了4个Xilinx Virtex Ultrascale+系列的VU19P FPGA器件，支持20台设备级联。给客户带来了平均1.4x仿真速度和1.6x容量的提升