2020年渐入尾声，经历了不同寻常的这一年，人们早已习惯了学习、工作和生活的全面“线上化”。新年伊始，在做好充分防疫措施的情况下，赛灵思特别为大家准备了两场久违的线下技术分享活动——赛灵思技术日（北京 & 成都）。

我们很高兴地宣布，赛灵思已于近日加入保密计算联盟（ CCC ），致力于将保密计算扩展至加速器和 SmartNIC 领域。到底什么是保密计算联盟？赛灵思又为何会加入保密计算联盟呢？让我们先来了解一下吧！

由宏景智驾与英特尔、赛灵思、江淮汽车、安能物流联合发起的面向量产的开放式自动驾驶生态朋友圈今日正式启动运作，旨在不断积聚科技智慧，拓宽中国自动驾驶领域的创新之路。同日，自动驾驶生态圈联合发布“L3级自动驾驶重卡解决方案”，加速推动自动驾驶技术在干线物流领域的商业化量产落地进程。

Vitis AI 1.3 将为用户提供更完整的深度学习框架和模型支持，进一步整合了从边缘端到数据中心端的编译流程，首次发布面向数据中心平台的多个 CNN 及 RNN加速引擎，更加开放、高效和易用。

为 VCU129 开发板提供的 BOARDUI.exe 可用于为板载 Si5348 时钟模块编写程序。默认频率为 156.25Mhz，该频率的设置文件在 BOARDUI 的 clockFiles 目录下提供。如何修改时钟频率？

本文主要介绍verilog基础模块，夯实基础，对深入学习FPGA会有很大帮助。

TVM主要的编译过程如下图：Import：将tensorflow，onnx，pytorch等构建的深度学习模型导入，转化成TVM的中间层表示IR。Lower：将高层IR表示转化成低阶TIR表示。Codegen：内存分配和硬件可执行程序生成。

需要使用 Vitis 可扩展平台才能启用 Vitis 加速功能。本视频将引导您完成创建 Vitis 嵌入式平台，并向您展示如何创建自定义平台。