实时低比特率高质量 ABR 视频转码的HPE参考架构

Xilinx 和 Hewlett Packard Enterprise(HPE)建立了最终用户解决方案,该解决方案使用 HPE ProLiant DL385 Gen10 Plus 服务器和第二代 AMD EPYC 处理器实现革命性的性能。

100小时从零开始:失焦图像去模糊系统

日常拍照时,我们有时会遇到拍出来的照片失焦的情况。如果拍下的瞬间比较难得,这样的情况就更加可惜了。但是,利用FPGA进行编程,这些照片可能还能”拯救一下“!今天,小编为大家带来暑期学校优秀项目之失焦图像去模糊系统的分享。

AXI接口协议详解-AXI总线、接口、协议

上面介绍了AMBA总线中的两种,下面看下我们的主角—AXI,在ZYNQ中有支持三种AXI总线,拥有三种AXI接口,当然用的都是AXI协议。其中三种AXI总线分别为:

【下载】VCU129 评估板用户指南

Xilinx VCU129评估套件设计用于Virtex UltraScale+™ XCVU29P-L2FSGA2577EES9818 FPGA,能够评估和开发56G PAM4应用。该评估套件设有多个常见的高速互连、板载存储器以及PCIe Gen 3接口。

【视频】斯巴鲁选择 Xilinx 助力新一代 EyeSight 系统

Xilinx Zynq® UltraScale+™ MPSoC 技术助力斯巴鲁基于视觉的高级驾驶辅助系统(ADAS)新一代 EyeSight。集成在全新斯巴鲁 Levorg 车型的新版 EyeSight 系统,将为其提供包括自适应巡航控制、行车道保持辅助和预碰撞制动等先进特性,将一流的安全技术交付至消费者手中。

Vivado除法IP注意事项

这篇博客主要记录Vivado中除法IP的注意事项,遇见一些新的知识点应该做相应的笔记。

Rapanda 流加速器 - 实时流式 FPGA 加速器解决方案

Rapanda 提供了在 FPGA 上运行的内联端到端流管道。Rapanda 为即将到来的 Event Tsunami 提供大数据流处理和机器学习的加速。

开发者分享 | 如何开启FPGA中的最基本的SEU检错纠错功能

由于高能粒子的撞击,器件的存储单元内容有可能受到干扰,甚至出现翻转。这种单个存储单元的翻转现象(原有内容为0的变成1;或者原有为1的变成了0)就称为SEU (Single Event Upset)。下面我们就基于KCU116开发板,介绍一下如何在设计中加入一个最基本功能的SEM IP,从而开启芯片的SEU检测功能。

Gartner发布 2020年AI技术成熟度曲线

作为业界公认的人工智能风向标,Gartner每年发布的AI技术成熟度曲线一直备受关注。该曲线可以为CIO、AI领导者以及数据和分析领导者提供AI新兴技术蓝图及行动参考。近日,Gartner 2020AI技术成熟度曲线出炉,并提出AI领域两大主导趋势

100小时从零开始:找一把可以打开密码学大门的密钥

本期小编继续为大家带来暑期学校优秀作品分享之加密算法相关项目!对计算机安全或者密码学感兴趣的同学千万不要错过哟!