FPGA 开发圈 | FPGA 社区

没有硬件经验吗？没有问题！Xilinx MicroBlaze 处理器适合所有人

judy 在周一, 07/29/2019 - 08:48 提交

亲眼目睹在 Xilinx 器件中构建一款功能强大的定制处理系统有多轻松。了解 Xilinx MicroBlaze 处理器预设，其可使全新设计的跨越式启动变得更轻松！Vivado 的 IP 集成器工具库和第三方 IP 库无需 RTL 经验。您将了解到如何使用外设在仅仅几分钟内对几乎任何嵌入式设计进行快速原型设计

用于Kaldi语音识别的加速器：AIX

judy 在周一, 07/29/2019 - 08:40 提交

AIX（artificial intelligence aXellerator）是韩国SK公司为语音识别提供的一个解决方案，应用于微软的开源语音识别框架Kaldi。AIX使用了Xilinx的FPGA平台，充分利用了FPGA能提供的外存访问带宽和DSP资源。在自动语言识别（ASR）中，在性能和功耗上超过了分别超过了最领先的CPU 10.2倍和流行的GPU20.1倍

如何利用 7 系列 FPGA 中的 POST_CRC 试错

judy 在周五, 07/26/2019 - 13:17 提交

本博文介绍了利用 POST_CRC 试错的方法，但总体而言，赛灵思推荐在所有架构上使用 Soft Error Mitigation (SEM) IP。SEM IP 提供了一种可用于测试 SEU 检测与纠正能力的机制并提供了更强大的调试能力。

连续增长16季，赛灵思转成一只“5G概念股”

judy 在周五, 07/26/2019 - 12:57 提交

近日，FPGA芯片龙头赛灵思（XLNX.US）公布了截至6月29日的2020财年第一季度财报。以通用会计准则计，净营收达到8.5亿美元，环比增长3%，同比增长24%，创历史新高。净利润为2.41亿美元，摊薄后每股收益为0.94美元。

基于FPGA的高清视频采集系统设计

judy 在周五, 07/26/2019 - 11:55 提交

设计了一种基于HDMI接口的全高清(分辨率1 920×1 080)视频采集与显示系统，该系统以Xilinx公司Spartan6系列FPGA作为控制芯片，采用500万像素级别CMOS摄像头OV5640作为前端数据源，能够采集全高清视频信号；为了解决由于高速大容量视频数据缓存容量和速率不足导致的拖影现象

【视频】使用 ML 套件与 Alveo 卡进行自定义应用

judy 在周五, 07/26/2019 - 08:06 提交

详述诸如生成训练模型、优化训练模型以及创建使用优化模型来加速设计的应用等步骤。

学会Zynq（15）UDP sendto函数的使用

judy 在周五, 07/26/2019 - 07:56 提交

上文从“UDP发送Hello World”的实例体会了lwIP的使用。在user_udp_init函数中我们按照“创建UDP PCB->绑定本地端口->连接远程主机”的顺序完成初始化，发送时使用send函数将数据发送至连接的主机

【分享】PetaLinux工程更新HDF文件的脚本

judy 在周四, 07/25/2019 - 11:11 提交

工程师可能同时使用多个Vivado工程，以便测试不同的硬件配置。所以需要让一个PetaLinux工程支持多个Vivado工程。Vivado工程更改后，PetaLinux工程需要更新HDF文件。另外最好在PetaLinux工程里记录使用的所有硬件相关文件，比如bit、HDF文件等。以便将来检查对应的硬件设计。