瑞苏盈科FPGA解决方案助力您在汽车智能领域的产业发展
judy 在 周二, 09/24/2024 - 09:36 提交
Andromeda XZU65片上系统 (SoC)模块将高端AMD Zynq™ UltraScale+™ MPSoC系列器件与快速DDR4 ECC SDRAM
使用HDL Coder实现快速原型设计工作流程：5G OFDM和单频调制用例
judy 在 周一, 09/23/2024 - 15:08 提交
本文提出了一种基于莱迪思FPGA器件的新型OFDM和单频信号的设计，简化了无线链路验证过程并降低了所需的成本和时间
聚焦通信与视觉！安富利将携手AMD举办两大系列研讨会！
judy 在 周一, 09/23/2024 - 10:28 提交
本次研讨会，我们将在合肥、重庆、深圳、广州、武汉、青岛、北京等城市展示AMD在视觉应用领域的解决方案
【米联客-安路飞龙DR1-FPSOC】UDP通信篇连载-06 UDP层程序设计
judy 在 周一, 09/23/2024 - 09:30 提交
该层实现用户数据和UDP报文的互转，相比于其它层次的设计，该层的逻辑相对简单。
Verilog语法“+:”和“-:”怎么用?
judy 在 周一, 09/23/2024 - 09:17 提交
Verilog语法+:和-:主要用于位选择，可以让代码更简洁。
AMD发布最小的车规级FPGA芯片 面向自动驾驶、数字座舱
judy 在 周五, 09/20/2024 - 16:08 提交
Artix UltraScale+ XA AU7P是一款拥有超小尺寸、优化成本的车规标准FPGA芯片，针对高级驾驶辅助系统(ADAS)、数字座舱信息娱乐系统(IVI)进行了优化。
基于FPGA的数字信号处理（6）--定点数据的两种溢出处理模式：饱和（Saturate）和绕回（Wrap）
judy 在 周五, 09/20/2024 - 15:36 提交
本文只讨论整数部分的溢出截位处理，小数部分的处理下篇文章再说。对整数的截位处理，实际上就是对溢出的处理
【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-05 ARP层程序设计
judy 在 周五, 09/20/2024 - 09:59 提交
该层具有接收ARP请求、发送ARP回复，和发送ARP请求、接收ARP回复的功能，并将接收到的对端的地址信息存入cache中
网络威胁横行，如何保护数字世界生态安全？
judy 在 周五, 09/20/2024 - 09:32 提交
对于企业而言，安全已经成为产品的内置属性，贯穿在整个产品开发周期中。从安全左移到无处不移，业界一直在寻找更加完善的安全解决方案，以满足日益变化的市场需求。
基于FPGA+GPU异构平台的遥感图像切片解决方案
judy 在 周四, 09/19/2024 - 17:00 提交
基于FPGA+GPU异构并行计算处理架构设计，内嵌深度学习AI推理框架引擎，可实现图像处理的目标识别加速应用。