HLS高阶综合：朋友还是敌人？

judy 在 周四, 04/04/2019 - 09:30 提交

HLS高阶综合(high level synthesis)在被广泛使用之前，作为商业技术其实已经存在了20多年。设计团队对于这项技术可以说呈现出两极化的态度：要么坚信它是先进技术之翘楚，要么对其持谨慎怀疑态度。高级语言IP的优势是显而易见的，例如易维护性、在设计周期早期进行重大变更的能力、以及大大节省产品上市时间等方面的优势都很明显

视频系列 23：在 Pynq-Z2 HDMI 输出上生成视频输出

judy 在 周三, 04/03/2019 - 14:59 提交

在本视频系列的这篇文章中，我们将展示一下如何通过创建一个小型设计在 Pynq-Z2 电路板的 HDMI 输出上生成图案。

科通人脸实时动态布控系统，Xilinx技术活动日引关注

judy 在 周三, 04/03/2019 - 13:54 提交

3月21日，作为Xilinx代理商和合作方，科通参加了Xilinx在上海的赛灵思技术日（XTD）活动，通过一系列解决方案演示充满展现了其在Xilinx产品生态链上的深耕，与合作伙伴的精诚合作，以及科通在数据中心方面扎实的整体解决方案能力

【视频】Vivado Logic Analyzer 简介

judy 在 周三, 04/03/2019 - 11:56 提交

VLA 简介以及调试工具基本组件的逻辑调试优势

FPGA vivado系统集成操作

judy 在 周三, 04/03/2019 - 11:37 提交

本文档系列是我在实践将简单的神经网络LeNet-5实现到Xilinx 的zynq-7z035的FPGA上遇到的问题和解决方法。本文档重点探讨vivado软件的使用。

【赛灵思技术日演讲PPT下载】：加速大数据和计算存储应用

judy 在 周三, 04/03/2019 - 10:06 提交

Xilinx 数据中心架构师唐 杰在赛灵思技术日上分享《加速大数据和计算存储应用》

视频系列 22：支持 ZC702 HDMI 上的多种视频分辨率

judy 在 周二, 04/02/2019 - 15:30 提交

在上一个视频系列中（编号 21）中，我们创建了一种设计，可将模式（使用的是 LogiCORE™ IP 视频测试模式生成器 (TPG) 的核）发送到 Zynq®-7000 SoC ZC702 评估套件的板载 HDMI 中。在本视频系列中，我们来了解一下如何修改硬件设计和应用以支持多种视频分辨率。

学会Zynq（2）Zynq-7000处理器的配置详解

judy 在 周二, 04/02/2019 - 14:23 提交

上篇中介绍了Xilinx FPGA嵌入式开发的基本概念和软件特性，并以Hello World为例给出了一个操作流程，熟悉该流程相当重要。上一篇中只是简单说明了每一步应该执行哪些操作，本文将详细介绍每一步的具体含义和涉及到的相关概念。

【视频】在 Vivado 设计套件项目流程中使用 Tcl 命令

judy 在 周二, 04/02/2019 - 09:58 提交

基本 Vivado IDE Tcl 脚本的内容概述

借助Python 用最简单的方法打造互联互通的智能产品

judy 在 周二, 04/02/2019 - 09:33 提交

人工智能的应用，从数据分析到机器学习技术再到物联网背景，整个过程都严格遵守这种反馈流程。不过，很难有框架能够包含整个流程的全部要素，更难做到相对简单便捷。而赛灵思创建的框架就能做到，这也就是今天要说的 Python on Zynq (PYNQ)