【XDF资料下载】面向嵌入式深度剖析的机器学习
judy 在 周五, 03/01/2019 - 11:01 提交
Xilinx高级产品营销经理Andy Luo分享面向嵌入式深度剖析的机器学习
Vivado使用技巧（27）：RAM编写技巧
judy 在 周五, 03/01/2019 - 10:32 提交
Vivado综合可以理解多种多样的RAM编写方式，将其映射到分布式RAM或块RAM中。两种实现方法在向RAM写入数据时都是采取同步方式，区别在于从RAM读取数据时，分布式RAM采用异步方式，块RAM采用同步方式。使用RAM_STYLE属性可以强制规定使用哪种方法实现RAM。
Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念
judy 在 周四, 02/28/2019 - 17:30 提交
本来写了一篇关于高速收发器的初步调试方案的介绍，给出一些遇到问题时初步的调试建议。但是发现其中涉及到很多概念。逐一解释会导致文章过于冗长。所以单独写一篇基本概念的介绍，基于Xilinx 7系列的GTX
FPGA实践教程（二）连接片上ARM
judy 在 周四, 02/28/2019 - 14:50 提交
本文档系列是我在实践将神经网络实现到Xilinx 的zynq-7z035的FPGA上遇到的问题和解决方法。本文档重点探讨如何与片上ARM进行连接通讯和控制。
【视频】使用面向 Zynq UltraScale+ RFSoC 的 System Generator for DSP
judy 在 周四, 02/28/2019 - 10:35 提交
了解 Vivado System Generator for DSP 2018.3 版本中的全新超级采样率模块集，提供与 MATLAB® 和 Simulink® 集成的设计流程，以加速 Zynq UltraScale + RFSoC 器件上高速 DSP 应用的设计和实现
Vivado BOOT.bin 文件生成
joycha 在 周四, 02/28/2019 - 10:04 提交
Vivado BOOT.bin 文件生成
mig IP用户读写时序
judy 在 周四, 02/28/2019 - 09:32 提交
对于mig与DDR3/DDR2 SDRAM的读写时序我们不需要了解太多，交给mig就可以了。我们需要做的是控制好User Interface，写出正确的User logic。想要写好Userlogic,我们就必须清楚每一个用户控制接口的含义
Gartner确定2019年十大数据与分析技术趋势
judy 在 周三, 02/27/2019 - 17:43 提交
Gartner预测，到2022年，75%利用人工智能与机器学习技术的新终端用户解决方案将采用商业解决方案而非开源平台构建。商业厂商现在已经在开源生态系统中创建了连接器，为企业提供扩展与推广人工智能及机器学习所需要的功能特性
【XDF资料下载】Turbo提升您的洞察力
judy 在 周三, 02/27/2019 - 11:39 提交
Sumup公司的吴永俊分享了SumUp Nucleus实时文本分析平台
推动边缘计算的七项核心技术
judy 在 周三, 02/27/2019 - 10:34 提交
计算模型的创新带来的是技术的升级换代，而边缘计算的迅速发展也得益于技术的进步。本节总结了推动边缘计算发展的7项核心技术，它们包括网络、隔离技术、体系结构、边缘操作系统、算法执行框架、数据处理平台以及安全和隐私