寄存器

本篇文章旨在描述易灵思 Sapphire Soc（软核）、Sapphire HP Soc（硬核）按照 RISC-V 标准规范中的 mcause 、mstatus 寄存器的工作逻辑

详解wm8371音频采集芯片的寄存器

由 judy 提交于周四, 2 一月 2025 - 10:00

WM8731是集成耳机驱动器的低功耗立体声编解码器，有2路24位的ADC及DAC，支持16~32位的数字音频输入字长和8kHz~96kHz的采样速率

ddr模式寄存器配置

由 judy 提交于周一, 6 五月 2024 - 09:46

ddr在上电初始化后通过发送MRS命令配置模式寄存器。ddr上电后处于空闲状态时，可以发送MRS命令

本文介绍一种通过AXI4 Lite或者APB3接口从XSCT来读Versla GT的寄存器的方法。

要在辅助 SLR 中启用对 Sysmon 寄存器空间的访问，须在 CIPS 和 NOC GUI 执行多个步骤

Versal SYSMON 是通过 Vivado 中的 CIPS GUI 来配置的。您可以通过寄存器存取来对 SYSMON 进行寻址

时序收敛技巧之寄存器复制

由 judy 提交于周日, 29 一月 2023 - 15:42

在设计中的关键路径发现某个寄存器具有高扇出和高延迟时，使用寄存器复制是个不错的实现时序收敛的方法

Xilinx 可变长度移位寄存器IP深度导致的延迟问题

由 judy 提交于周四, 24 二月 2022 - 10:30

对于xilinx移位寄存器IP的使用而言，其内部为SLR16/SRL32实现。当位深小于32时，其可变延迟是正确的。当大于32，其可变延迟为相同延迟加1。

每个 RPU 处理器都有 1 个 DBGDRAR 寄存器，其中包含 CoreSight 根 ROM 表的地址。但读取此寄存器时会返回错误的地址 0xfe800003。正确的返回地址应为 0xf0800003。尝试访问包含错误地址的 CoreSight 根 ROM 表将导致 RPU 处理器发生软件异常。