如何用XSCT通过APB接口来读GT的寄存器
judy 在 周三, 12/06/2023 - 16:22 提交
本文介绍一种通过AXI4 Lite或者APB3接口从XSCT来读Versla GT的寄存器的方法。
寄存器
Versal Premium SysMon：如何在辅助 SLR 中对 SysMon 寄存器进行寻址
judy 在 周五, 04/28/2023 - 14:34 提交
要在辅助 SLR 中启用对 Sysmon 寄存器空间的访问，须在 CIPS 和 NOC GUI 执行多个步骤
Versal系统监控：如何写入 SYSMON 寄存器
judy 在 周二, 04/11/2023 - 09:15 提交
Versal SYSMON 是通过 Vivado 中的 CIPS GUI 来配置的。您可以通过寄存器存取来对 SYSMON 进行寻址
时序收敛技巧之寄存器复制
judy 在 周日, 01/29/2023 - 15:42 提交
在设计中的关键路径发现某个寄存器具有高扇出和高延迟时，使用寄存器复制是个不错的实现时序收敛的方法
Xilinx 可变长度移位寄存器IP深度导致的延迟问题
judy 在 周四, 02/24/2022 - 10:30 提交
对于xilinx移位寄存器IP的使用而言，其内部为SLR16/SRL32实现。当位深小于32时，其可变延迟是正确的。当大于32，其可变延迟为相同延迟加1。
Versal ACAP RPU - 为调试寄存器 DBGDRAR 设置的值错误
judy 在 周四, 05/13/2021 - 09:39 提交
每个 RPU 处理器都有 1 个 DBGDRAR 寄存器，其中包含 CoreSight 根 ROM 表的地址。但读取此寄存器时会返回错误的地址 0xfe800003。正确的返回地址应为 0xf0800003。尝试访问包含错误地址的 CoreSight 根 ROM 表将导致 RPU 处理器发生软件异常。
Xilinx公司的JESD204 IP核寄存器介绍
judy 在 周三, 04/15/2020 - 09:57 提交
上篇介绍了JESD204IP核的端口，本篇具体介绍使用该核时所需的全部寄存器，本篇同样比较枯燥，但JESD204IP核的寄存器读写却在实际使用时非常重要，本人在开发过程中来来回回折腾寄存器好多次，就是由于没有正确的理解并配置它，浪费了许多宝贵的时间