“有限字长效应”是如何产生的?
judy 在 周二, 11/05/2024 - 17:42 提交
今天分享下数字信号处理中的“有限字长效应”。
数字信号处理（Digital Signal Processing，DSP）是一种处理数字信号的技术和方法，用于获取、分析和操作数字信号。数字信号通常是离散时间的信号，以数字形式表示，可以来自各种来源，如声音、图像、传感器数据和通信信号。
数字信号处理
“有限字长效应”是如何产生的?
judy 在 周二, 10/22/2024 - 09:43 提交
今天分享下数字信号处理中的“有限字长效应”。
基于FPGA的数字信号处理（8）—定点数的舍入模式（1）四舍五入round
judy 在 周四, 09/26/2024 - 09:13 提交
常见的舍入方式有向上取整(ceil)，向下取整（floor），向0取整（fix），四舍五入（round）等等，本文只讨论四舍五入这种舍入方式。
基于FPGA的数字信号处理（7）--RTL运算的溢出与保护
judy 在 周二, 09/24/2024 - 14:56 提交
在做加、减、乘、除等运算时，经常会发生 溢出 的情况。比如1个4bits的 计数器（每个时钟累加1）
基于FPGA的数字信号处理（6）--定点数据的两种溢出处理模式：饱和（Saturate）和绕回（Wrap）
judy 在 周五, 09/20/2024 - 15:36 提交
本文只讨论整数部分的溢出截位处理，小数部分的处理下篇文章再说。对整数的截位处理，实际上就是对溢出的处理
基于FPGA的数字信号处理（5）--RTL运算的溢出与保护
judy 在 周六, 09/14/2024 - 15:02 提交
为了使运算结果不错误溢出从而导致功能错误，我们应该对运算结果的位宽进行合理的扩展，使其在不浪费资源的情况下保证运算结果的正确性
基于FPGA的数字信号处理（4）--如何确定Verilog表达式的位宽
judy 在 周五, 09/13/2024 - 09:23 提交
很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽
基于FPGA的数字信号处理（3）--如何确定Verilog表达式的符号
judy 在 周二, 09/10/2024 - 14:58 提交
尽管signed语法的使用能带来很多便利，但同时也给表达式的符号确定带来了更多的不确定性。比如一个有符号数和一个无符号数的加法/乘法结果是有符号数还是无符号数？
【FPGA数字信号处理】并行FIR滤波器
judy 在 周一, 09/09/2024 - 14:45 提交
今天介绍一下并行 FIR 数字滤波器的原理以及实现。
FPGA数字信号处理基础 - 什么是频域?
judy 在 周五, 09/06/2024 - 09:47 提交
今天，就让我们一同深入这个充满魅力的数字信号处理基础——频域世界。