技术

在Xilinx的DisplayPort 1.4 IP的文档中，提到支持的器件为Ultrascale/Ultrascale+/Versal系列，但很多的客户基于成本的考量希望能在7系列的器件中实现DP1.4。

在Vitis HLS 工具中，要真正完成AXI总线突发，我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-下。

许多具有ASIC设计背景的Xllinx用户转向使用FPGA。这些工程师习惯于使用命令行模式下的工具流程，并希望在FPGA设计中继续使用类似的流程。

Harris 工程师需要设计和验证一种跨多个 Xilinx® Virtex® FPGA 的信号处理系统。在这种人工密集型流程中，完成对子系统定点模型的仿真后

在Vitis HLS 工具中，要真正完成AXI总线突发，我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-上。

2021自适应计算挑战赛赛程已过半，近期在开发设计过程中，我们收到众多开发者对于硬件板卡的资料查找询问。XILINX开发者社区特此整理了关于3个硬件赛道板卡在项目设计和开发时的时间周期安排与各硬件设计时做需要的资料介绍，希望对大家有所帮助。

由于现在Sony的图像传感器靶面越来越大，100M像素以上的也很多；帧率也越来越高，1000fps以上的也不在少数，因此SLVS-EC接口在至少在Sony的Sensor上会用得越来越多。

本文主要介绍基于OpenAMP框架的双核ARM通信案例的使用说明，CPU0(Master)运行Linux系统，CPU1(Remote)运行裸机或FreeRTOS程序。CPU0使用remoteproc加载CPU1程序，并对CPU1进行配置。

为了更好地为2021赛灵思自适应计算挑战赛的参赛者提供赛事支持，由赛灵思团队举办的答疑会 Office Hour #1 已于12.15日完成，我们邀请到了众多Xilinx的软硬件技术工程师与专家，专门针对3个赛道提供软硬件答疑。

并非所有成像系统都需要昂贵。可以直接使用成本优化的 FPGA 和 CMOS 图像传感器来创建解决方案。