下载中心

为智能硬件开发者、创客提供有关英特尔嵌入式处理器的相关文档、软件包、开源文档资料

VPK180评估板用户指南

judy 在 周五, 03/10/2023 - 11:26 提交

本文详细描述了VPK180评估板的功能

Vivado 用户指南：逻辑仿真

judy 在 周五, 03/10/2023 - 10:06 提交

本文提供了仿真进程以及 Vivado® Design Suite 中的仿真选项的概述

AI引擎及其应用 (v1.2)

judy 在 周一, 12/26/2022 - 11:43 提交

本白皮书介绍了人工智能引擎及其应用。

AI 引擎工具和流程用户指南

judy 在 周四, 12/08/2022 - 15:30 提交

本指南阐述了对 AI 引擎 graph 应用进行编译与仿真、使用 Vitis 工具流程来集成应用

Vivado Design Suite Tcl 命令参考指南

judy 在 周五, 11/25/2022 - 17:41 提交

本指南涵盖了以下设计流程：硬件、IP和平台开发。

使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法

judy 在 周三, 11/16/2022 - 11:36 提交

本文介绍使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法

Zynq UltraScale+ MPSoC上的单芯片FIPS 140-3

judy 在 周四, 11/10/2022 - 11:51 提交

本文详细介绍了一种实现FIPS 140-3认证的SEE的方法。

基于去序列化过采样数据的时钟和数据恢复单元

judy 在 周二, 11/08/2022 - 09:51 提交

本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础，将数据速率下限扩展到0 Mb/s。

Vivado 设计套件：围绕 IP 的设计流程

judy 在 周三, 11/02/2022 - 10:52 提交

Vivado® Design Suite 可提供围绕 IP 的设计流程，支持您将来自各种设计的 IP 模块添加到自己的设计中

Zynq UltraScale+™ RFSoC DFE 数据表

judy 在 周四, 10/20/2022 - 17:23 提交

本文概述了Xilinx® Zynq® UltraScale+® RFSoC DFE的特点和产品选择。