RTL运算

基于FPGA的数字信号处理（7）--RTL运算的溢出与保护

judy 在 周二, 09/24/2024 - 14:56 提交

在做加、减、乘、除等运算时，经常会发生 溢出 的情况。比如1个4bits的 计数器（每个时钟累加1）

基于FPGA的数字信号处理（5）--RTL运算的溢出与保护

judy 在 周六, 09/14/2024 - 15:02 提交

为了使运算结果不错误溢出从而导致功能错误，我们应该对运算结果的位宽进行合理的扩展，使其在不浪费资源的情况下保证运算结果的正确性