使用FPGA对40G以太网接口芯片Serdes进行测试的方法
judy 在 周一, 12/16/2024 - 17:06 提交
本文简单的介绍一种通过FPGA来对基于四通道serdes的40G/10G以太网接口PMA和PCS层进行链路连接测试的方法
SerDes
MIPI A-PHY v2.0发布，Serdes速度提高一倍
judy 在 周四, 10/10/2024 - 09:33 提交
2.0 版将单通道上的最大可用下行链路数据速率从 16 千兆位/秒 (Gbps) 提高一倍至 32 Gbps
基于安路PH系列高速SerDes的HDMI2.0视频传输解决方案
judy 在 周四, 09/12/2024 - 15:27 提交
安路科技PH系列FPGA定位高性价比可编程逻辑市场，针对高带宽应用场景，能够在保持低功耗的前提下，提供同类更佳的收发器和信号处理功能
帮你了解SerDes：串行和并行通信有何区别？
judy 在 周二, 08/06/2024 - 09:45 提交
本文介绍了串行和并行通信之间的区别，并详细讨论了为什么在数字通信系统中串行通信更为常见。
SA5T-100 SERDES的ModelSim仿真介绍
judy 在 周四, 05/30/2024 - 10:18 提交
本文将详细讲解如何使用ModelSim来仿真SA5T-100 SERDES，这对于项目前期评估阶段的用户将有重要意义，有助于快速熟悉和使用这颗100K逻辑的FPGA。
SerDes简介
guanxiao_505740 在 周二, 11/14/2023 - 09:32 提交
随着电子行业技术的发展，特别是在传输接口的发展上，传统并行接口的速度已经达到一个瓶颈
FPGA的SerDes接口
judy 在 周二, 03/28/2023 - 14:39 提交
本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的
Serdes系列总结——Xilinx ibert IP使用
judy 在 周一, 08/15/2022 - 15:16 提交
IBERT ip的设置非常简单，只要设置好serdes管脚对应的信息即可，生成的example直接是可以生成bit
Serdes系列总结——Xilinx serdes IP使用（三）——12G serdes
judy 在 周五, 08/12/2022 - 14:36 提交
12.16512G的serdes，一个输入为64bit，输出为64bit的6664B编码的4对serdes例程，参考时钟为122.88MHz
Serdes系列总结——Xilinx serdes IP使用（二）——10G serdes
judy 在 周二, 08/09/2022 - 14:53 提交
10.1376G的serdes，一个输入为64bit，输出为64bit的6664B编码的4对serdes例程，参考时钟为153.6MHz