跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
设计技巧:在 Vivado Synthesis 中使用 SystemVerilog 接口连接逻辑
SystemVerilog 接口的开发旨在让设计中层级之间的连接变得更加轻松容易。 您可以把这类接口看作是多个模块共有的引脚集合。与必须在每个模块上定义多个引脚不同的是,您只需在接口中对引脚定义一次,之后只需在模块上定义接口即可。 如果稍后接口中涉及的信号被更改,则仅需更改接口即可。
2019-06-14 |
Vivado-Synthesis
,
SystemVerilog
分析以下内容:拆箱 RF 分析仪工具第一部分
在上一篇博客中,我提到赛灵思已通过一个叫作 RF Analyzer 的工具在任何电路板上的任何器件上启用了 RF 数据转换器的调试功能。我现在将用接下来的两篇博文来拆箱此实用程序、查看其主要功能,并了解我们可以如何用它来管理 RF-ADC 和 RF-DAC 块。我还会讲讲如何用它来生成 RF-DAC 激励,以及如何查看和分析 RF-ADC 接收的数据。
2019-06-13 |
RF
基于FPGA的多通道同步实时高速数据采集系统设计
随着科学技术的快速发展,数据采集系统已广泛应用于航天、军事、工业、医疗等各个领域,尤其在高精度产品的检测和监控项目中发挥着至关重要的作用。在实际工程应用中,要求采集系统具有高速率、高精度、实时处理、系统稳定性好和通道数量多等特点。
2019-06-13 |
FPGA
基于FPGA单级CIC滤波器实现8倍抽取
在数字信号处理中,CIC滤波器是FIR滤波器中最优的一种,其使用了积分,梳状滤波器级联的方式。 CIC滤波器由一对或多对积分-梳状滤波器组成,在抽取CIC中,输入信号依次经过积分,降采样,以及与积分环节数目相同的梳状滤波器。在内插CIC中,输入信号依次经过梳状滤波器,升采样,以及与梳状数目相同的积分环节。
2019-06-13 |
FPGA
视频系列 27:Video Processing Subsystem IP 入门
赛灵思视频 Video Processing Subsystem IP 核是为了便于使用而被封装到单个 IP 中的一组视频处理 IP。该核是基于 HLS 的 IP。这就是说当您将 IP 添加到设计中后,此核用 C/C++ 编写,然后在后台由 Vivado 转换为 RTL(VHDL/Verilog)。
2019-06-12 |
赛灵思
,
Vivado
《汽车成像-2019版》
汽车是成像技术的关键市场!据麦姆斯咨询介绍,摄像头现已成为汽车的标配,2018年汽车图像传感器出货量为1.24亿颗。汽车摄像头模组市场在2018年达到30亿美元规模,预计2024年将达到57亿美元,2018~2024年的复合年增长率(CAGR)为11%。
2019-06-11 |
汽车
杂谈三张图和苹果发布会的遗珠 | 快速了解FPGA在体系结构黄金时代的应用优势
在Xilinx官网找资料无意中在应用—>AI推断加速中看到了下面三张图,顿觉“众里寻他千百度,蓦然回首,那人却在灯火阑珊处”的意思了。三张图非常通俗易懂的介绍了FPGA/ACAP这样的体系结构在AI推理中的优势。
2019-06-11 |
FPGA
Python 编码的这些坑,你还在踩吗!?
在计算机内存中,统一使用Unicode编码,当需要保存到硬盘或者需要传输的时候,就转换为UTF-8编码,这样可以节省很多存储空间。在python中,str和unicode都是basestring的子类,basestring有两个方法......
2019-06-11 |
python
FPGA工程师注意!掌握这些有源电容放电电路设计要领,和“损坏系统”说拜拜!
电信设备,服务器和数据中心的最新FPGA具有多个电源轨,需要正确排序才能安全地为这些系统上下供电。高可靠性DC-DC稳压器和FPGA电源管理的设计人员需要一种简单的方法来安全地放电大容量电容器,以避免损坏系统。
2019-06-11 |
FPGA工程师
技术分享:信号完整性仿真 - 入门
在这篇文章中,我们将介绍如何调用 Hyperlynx、如何设置简单的原理图以及如何运行一些基本的仿真操作。Hyperlynx 可支持下列两种仿真工作流程。
2019-06-06 |
信号完整性
,
仿真
ZYNQ开发(六)ZYNQ的UART加载
ZYNQ的启动镜像是由FSBL程序,PL配置文件,应用层软件三个部分组成,其通过SDK的软件生成工具把三个部分按规定的格式拼凑成一个.bin文件,最终将这个文件写入到QSPIFLASH中,整个ZYNQ在配置好启动方式为FLASH启动后,便可做到上电自启动运行下载到FLASH中的用户程序。
2019-06-05 |
Zynq
ZYNQ开发(五)双核启动
ZYNQ是一种主从关系的AMP架构,通过松散耦合共享资源,允许两个处理器同时运行自己的操作系统或者裸机应用程序,在各自运行自己的程序或者系统的时候,可以通过共享内存进行双核之间的交互。双核启动中,cpu0完成系统的初始化,与cpu1进行通信,读写共享内存
2019-06-04 |
Zynq
Linux_GUI加速(1)——GUI系统概述
本文会尽量从初学者的角度去描述整个Linux整个图形子系统,但由于其复杂性,涉及到的模块比较多,可能会需要一些相关的先验知识;对于系统的介绍,分析的着重点可能不会在于为什么该这样设计,而是在于在现有的显示系统下,我们能做些什么来适配我们的目的;
2019-06-03 |
GUI
,
人机交互
,
Zynq-7000
视频系列26:AXI VDMA IP 的高级用例
该视频系列 26 展示的是可以如何使用 AXI Video Direct Memory Access (VDMA) IP 来实现视频剪裁、画中画或软模式生成器功能。
2019-05-31 |
AXI
,
VDMA
【下载】DNNDK 用户指南
DNNDK是深鉴科技面向AI异构计算平台DPU自主研发的原创深度学习开发SDK,涵盖了深度神经网络Inference阶段的模型压缩(包括剪枝和定点化)、编译优化和高效运行时支持等各种功能需求,为DPU平台深度学习应用开发和部署提供高效全栈式解决方案。
2019-05-29 |
DNNDK
,
UG1327
第一页
前一页
…
92
93
94
…
下一页
末页