聚焦 FPGA 设计、嵌入式开发与可编程技术

3DIC EDA之二 | 基于芯粒的存储架构演进存储芯粒从传统2D DRAM瓶颈出发，经3D堆叠提升带宽，演进至近存/存内计算架构，将算力移至数据旁以突破“存储墙”不断突破实现高能效处理。

FPGA触发器使用经验详解（一）在FPGA设计中，触发器（Flip-Flop）是常用的时序元件。合理使用触发器对于FPGA设计的稳定性、资源利用率以及时序收敛有很大帮助。

Versal Gen2连载第五篇--KPL3858 PS 10GbE/1GbE及PL ETH介绍和测试开普勒KPL3858评估板搭载AMD Versal AI Edge Series Gen 2器件（2VE3858），板上共有四个以太网接口，本篇逐一介绍这四个接口的硬件架构和测试方法。

DRAM存储基础（光速入门）本文通过DRAM层次化结构与操作命令调度，快速了解DRAM底层工作原理。

本文通过DRAM层次化结构与操作命令调度，快速了解DRAM底层工作原理。

FPGA开发不可不知的“时钟规划”时钟规划是FPGA设计初期必须完成的关键工作，它与芯片选型紧密相关。一个清晰的时钟规划方案能够有效降低设计复杂度

FPGA技术教程Vitis开发：RTC中断讲解本篇RTC中断讲解，该课程由 ALINX 资深工程师团队倾力打造，从 0 到 1 系统化教学，帮助每位工程师跨过 FPGA 开发门槛。

FPGA触发器使用经验详解（三）：复位树优化全局复位信号往往需要驱动成千上万个触发器，扇出过大导致信号延迟增加、时序违例

Versal Gen2连载第六篇--开普勒KPL3858PCIe Gen5 x4及M.2 Gen5 M Key的介绍和测试本文将介绍PCIe的技术优势与演进历程，详细讲解KPL3858板上两种PCIe集成块的架构特点

文章来源：FPGA技术联盟

很多 FPGA 工程师第一次接触 DO-254 时，都会下意识地把它理解成下面这几种东西之一：

• 一套“航空 FPGA 开发规范”
• 一份“适航硬件设计标准”
• 一个“认证要交的文档清单”
• “又一套很重的流程要求”

这个理解不能说全错，但如果从这个起点出发，后面大概率会越做越别扭。因为你会很容易产生几个典型误判：

• 觉得 DO-254 应该告诉你 RTL 怎么写
• 觉得它应该规定状态机怎么编码、约束怎么写
• 觉得只要仿真做得足够强，基本就算“符合 DO-254”
• 觉得它既然不是法规强制条文，那是不是可以“参考着来”

这些想法，都是很多团队刚入门时最常见的认知偏差。

传统云计算模型已经无法有效应对，因此，边缘计算应运而生。

在我们谈论智能手机、人工智能芯片等现代科技奇迹时，其核心都是一块指甲盖大小的芯片。这块芯片上布满了数十亿甚至上百亿个晶体管

当前，无线通信、汽车电子、医疗影像等领域快速发展，持续推动新一代ADC和DAC向更高分辨率与更高采样率不断突破。作为模块间数据交互的核心支撑，高速接口技术同步迎来迭代升级

你没有反抗——毛发丝的直径为70微米，一颗红细胞的尺寸约7-9微米，然而，有一个机械臂，能够把重复精度做到5微米。

新思科技联合全球生态伙伴，推出了基于全新 AMD Versal™ Premium VP1902 自适应系统级芯片（SoC）的 HAPS-200® 原型验证系统和 ZeBu-200® 硬件仿真系统产品组合。

智多晶DisplayPort_RX IP提供了示例工程，在示例工程中，以源码的形式提供了EDID ROM，用户可以在代码中自行更新EDID信息，也可以通过I2C接口外挂EEPROM存储EDID信息。

本篇VMware Ubuntu 开发环境安装教程，该课程由 ALINX 资深工程师团队倾力打造，从 0 到 1 系统化教学，帮助每位工程师跨过 FPGA 开发门槛。

<p>基于 MicroBlaze V 的 FPGA 视觉平台：通过以太网实时捕获、调试和传输 MIPI 相机数据，支持全帧或高速 ROI 范围。</p>

以更快、更广、更简为核心，Altera 正式推出 Quartus® Prime Pro 26.1 版本。新版本实现了更高效的编译与时序收敛、更顺畅的开发者设计流程，并简化了用户操作与 AI 集成体验