ALINX 展出多款基于 Spartan Ultrascale+、Virtex Ultrascale+ 及 Versal 系列板卡与解决方案

既然我们能够成功地跨无线链路恢复数据，接下来可以讨论使该过程更具鲁棒性的技术手段。信道编码是显而易见的方案，且在所有数字通信标准中均普遍采用。

本次活动集结AMD原厂技术团队与多家行业头部合作伙伴，全方位拆解嵌入式、AI、6G、无线通信等热门赛道的技术迭代与优势方案，为行业发展注入新活力。

为帮助设计人员对涵盖 AI 引擎和可编程逻辑 (PL) 的复杂 AMD Versal™ 自适应 SoC 设计进行功能验证，AMD Vitis™ 工具目前支持多种不同的仿真流程

由于深度学习(DL)模型规模的不断增长，在大型单片芯片上实现用于深度学习的存内计算(IMC)面临面积、良率和制造成本方面的挑战。

随着人工智能（AI）技术的飞速发展，嵌入式AI正逐步成为推动智能制造、自动驾驶、智能物联网等领域创新的核心动力。

除巴克序列外，还有其他序列在除特定时刻外具有最小互相关的类似特性。两个流行的选择是Zadoff-Chu序列和Golay互补序列，它们目前均被纳入现有无线标准

HME-PV65支持4~12.5Gbps多协议SerDes，以及MIPI D-PHY/C-PHY高速接口，可对接工业相机、车载摄像头和AR/VR设备，实现多通道视频数据稳定采集与传输

此次 C925 的首发演示，基于思尔芯第八代原型验证系统——芯神瞳 S8‑100（搭载 AMD VP1902 芯片），提升系统性能、数据吞吐量与验证效率。

为满足长周期应用需求，Altera 宣布将核心可编程逻辑产品系列的供货周期延长至 2045 年，涵盖 Agilex®、MAX® 10 及 Cyclone® V 器件。

本文将带你全面了解这款开发板的硬件配置、外设资源、片上 ADC 结构以及实际测试体验。

在本博客中，我们将探讨简单双端口 RAM 模块中地址冲突的概念，并深入研究各种写模式及其对地址冲突的影响。

基于异构架构，HME-PV 飞马视觉系列芯片能够实现 FPGA+MCU 的协同处理，为多 AI应用场景提供完整的 SDK 和参考设计

当数据速率高到让传统FPGA都束手无策，该怎么办？如果你正在从事雷达、电子战、频谱监测，或是5G/6G卫星通信的前沿开发，你一定知道这样一个事实

来自荷兰公司VideowindoW的首席技术官Francisco Ayala Le Brun，选择通过FPGA为Voodoo寻找一条全新“转生”路径。

 AMD嵌入式开发框架(EDF)是一个完整的开源环境，旨在帮助嵌入式工程师基于AMD自适应SoC高效评估、开发和部署应用。

本文的设计范例，由一个CPU和两个机器学习加速器组成，采用仿真的芯粒配置，并使用高级接口总线(AIB)进行连接。

新名称・新征程｜西安智多晶完成股份制改造，正式更名！

在 FPGA 的时序设计与分析中，建立时间（Setup Time）和保持时间（Hold Time）是保障数字电路稳定工作的核心时序参数

本次参展，威视锐重点展示如何利用AMD的强大生态，通过高性能硬件平台为5G NTN、无线测试及边缘计算提供稳固的硬件底座。