蓝宝石在 CES 2026 上展示了其最新 Mini-ITX 主板，搭载 AMD 锐龙 AI Embedded P132 APU 及 AMD Versal AI Edge Series Gen 2 FPGA 加速器。

在本博客中，我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+™ FPGA 与 AMD Versal™ 自适应 SoC 的对接。

FPGA设计人员可根据自身项目的设计类型与当前所处阶段，参考本文提供的各种网站资源，精准匹配适用的支持渠道，提高FPGA项目开发效率。

本文将介绍一种截然不同的方法——采用串行逻辑替代并行逻辑，虽然需要更多时钟周期，但能显著减少面积占用并可能获得更高时钟频率。

FPGA 的竞争，本质上是制程节点的竞争。7nm、5nm、Chiplet、先进封装——谁用得更早，谁就站在产业高点。是吗？

离散随机变量表示通信系统中发生的一种行为，其结果并非绝对确定。例如，二进制信息源下一步产生的值可能是两个输出之一：二进制1或二进制0

当算力需求以“年增长四倍”的速度膨胀，单颗芯片的性能领先已不再是胜负手，真正的竞争单位，正在从“芯片”升级为“系统、架构与规模能力”

锐龙 AI 嵌入式 P100 系列处理器今日正式发布，配备 4-6 颗 CPU 核心，预计 GPU 性能可提升 35%，AI 性能最高可达 50 TOPS

车联天下今日宣布与 AMD 签署战略合作协议。双方将围绕区域控制器、智能驾驶、人工智能（ AI ）及车载娱乐战略展开合作。

该套件支持灵活的 I/O 扩展、功耗监测和多传感器连接，同时提供开箱即用的开发体验，满足不同 FPGA 设计经验的用户需求。 

我们在设计FPGA硬件电路板时，器件管脚手册是非常重要的参考文档，本文我们介绍如何在Xilinx官网下载Pinout管脚手册及如何应用该手册。

本教程基于 ALINX Zynq US+ MPSoC开发板 Z7-P+万兆以太网FMC子卡 FH1223，在 Xilinx 2020.1/PetaLinux 2020.1 开发环境下，完整演示如何在 Linux 系统中实现万兆以太网接口

在第2.2节中，介绍了如何利用ADC将模拟信号转换为数字信号，详见图2.5。虽然这些由0和1组成的数字信号可以通过各种数字信号处理技术进行处理

高云半导体基于 22nm 先进工艺平台打造的车规级 FPGA 产品——GW5AT-LV60UG225A0，成功通过国际公认的汽车电子可靠性标准 AEC-Q100 Grade 1认证。

本教程介绍如何在 ALINX Artix US+ AXAU25 FPGA 开发板上，通过 Multiboot 实现多个 bitstream 的存储与动态切换，并在配置失败时自动回退至安全镜像（Golden Image）

很多刚接触电子和嵌入式的同学，都会在一个问题上反复纠结：FPGA 和 CPLD 看起来都能“写逻辑”，它们到底有什么区别？我该先学哪个？

数字信号处理（DSP）始终处于数学复杂性、计算性能和日益增长的移动性前沿，影响着通信、医学成像、雷达、娱乐乃至科学探索等领域。

在处理器上计算高阶多项式可能极其耗时。例如，未经优化时10阶多项式需要65次乘法和10次加法。假设每次运算仅需1个时钟周期（实际往往更长）

本文则进一步讲解如何在 Zynq UltraScale+ MPSoC 平台上通过 JTAG 逐步启动 Linux，并提供了完整的过程与关键命令。

本文对几种错误类型做一下简单介绍，并基于VCK190开发板，熟悉一下发现错误后对应的XilSEM报告。