本篇文章包含一份调试检查表，它是对 AMD Zynq™ UltraScale+™ RFSoC 评估套件（ZCU208、ZCU216、ZCU111 和 ZCU670）上评估板相关问题进行故障排除的重要资源。

活动将通过理论培训 + 真机实操相结合的方式，带您深入探索 AI 驱动的嵌入式系统开发全流程。

AMD 锐龙嵌入式 V3000 处理器专为高性能嵌入式网络和边缘应用而设计，能为关键的控制平面功能（网络的管理、配置与调度均在其中完成）提供支持。

西门子与 NVIDIA 实现验证领域关键突破，通过西门子 Veloce proFPGA CS 系统与 NVIDIA 性能优化芯片架构的深度结合，可在数天内完成流片前数万亿次设计周期的验证采集

本篇聚焦KPL3858上的高速串行收发器（GTYP Transceiver）——通过AMD官方提供的IBERT（Integrated Bit Error Ratio Tester）示例设计

针对在接收机结构中实际实现均衡器，依据系统需求，我们可采用多种设计策略。一个合理的设计视角是考虑完成给定信道环境均衡所需的训练数据量。

开发长生命周期系统的客户既需要高性能，也需要可预测性。通过将这些FPGA产品系列的支持延长至2045年，Altera可更好地为长达数十年的系统部署提供所需的稳定性和灵活性

<p><span style="text-wrap-mode: wrap;">在前两篇文章中，我们完成了开普勒KPL3858的开箱上电和UFS烧录启动。本篇聚焦KPL3858上最值得关注的硬件特性之一 —— LPDDR5X-8533高速内存子系统。</span></p>

Altera 宣布三大 FPGA 系列生命周期支持延长至 2045 年，稳固多领域长期应用保障。

本篇聚焦UFS—— KPL3858 板载的高速存储介质，详细介绍 UFS 的硬件接口特性、在 Versal Gen2 上的优势，以及如何将 Linux 镜像烧录到 UFS 并从 UFS 启动。

本次网络研讨会则会介绍全新的《AMD Versal™ 自适应 SoC 设计方法时序收敛快捷参考指南》，并重点讲解如何运用这一经过验证的方法论和分步流程

科通旗下开普勒实验室Kepler-Lab 推出了自研的 KPL3858评估板，该板以 AMD 官方 VEK385 为基础，对电源和时钟部分进行了简化和定制化设计

本文将讨论几种自适应均衡器的实现方式，但文献中存在众多变体和替代方案

SDI 仍是专业视频传输核心，智多晶 SDI IP 助力 FPGA 实现国产化替代与工程落地。

本文档提供有关创建 AI 引擎应用并与 Versal 自适应 SoC 系统集成的分步指导。

Alveo V80 是一款用途高度多样化的加速卡，业已应用于高性能计算、金融科技、数据分析、传感器处理、网络、存储等众多市场

在前述章节中，我们着重研究了发射机与接收节点之间的同步问题。通过整合前面章节内容，帧恢复现在成为可能，我们已达到成功解码帧的门槛

本文将详细介绍如何将 Allegro 的 PCB 文件导入 HyperLynx，并以差分信号为例，完成从建模到仿真的完整流程。

本文将重点介绍推动设计人员探索新型边缘 AI 架构的应用场景及其需求，并引入 Altera 的边缘 AI FPGA 器件及软件工具

先进处理器(CPU、GPU等)遭遇利用率墙时，开发重心从制造工艺转向工艺感知型计算机架构，聚焦能效。