引领数据中心转型，赛灵思做了什么？
人工智能的发展、日益复杂的工作负载以及非结构化数据的爆炸式增长，正迫使数据中心快速转型。随着 5G 、人工智能（ AI ）、云计算、物联网及自动驾驶等新一代信息技术快速演进，全球数据正呈指数级增长并呈海量聚焦态势。
一文看懂FPGA原型验证的技术进阶之路
目前ASIC的设计变得越来越大，越来越复杂，单片FPGA已不能满足原型验证要求，多片FPGA验证应运而生。RTL逻辑的分割、多片FPGA之间的互联拓扑结构、I/O分配、高速接口都对应用FPGA原型验证的芯片开发者提出了更高的要求也带来了前所未有的挑战。
Vivado Design Suite 用户指南：I/O和时钟规划 (v2020.2)
本文描述了I/O规划过程，在RTL设计中与PCB设计人员一起执行端口分配，并与系统工程师一起利用目标Xilinx FPGA上的时钟资源；使用Vivado设计套件减少内部和外部导线长度，提高系统性能。
Xilinx中FIR滤波器IP的讲解与使用
我们上一篇文章的混频是8MHz与5MHz的相乘，所以我们这篇文章的目的是设计一个低通滤波器滤除13MHz的成分。FIR的设计方法在数字信号处理中有两种方法，最常用的就是窗函数法。这里我们将使用汉明窗进行进一步的设计。
PYNQ框架下用Python编程FPGA不是梦-Vitis HLS前端开源
目前，虽然基于C/C++等高层次综合相较于手写RTL层级HDL语言已大幅提升了开发效率，但随着相关技术的不断进步，以及算法迭代的日益频繁，人们似乎并不满足于此。
不少刚刚接触到Pynq的用户第一个问号？Pynq是不是用Python编程FPGA的新物种？
基于FPGA的超低延时硬件加速行情解析系统
本文针对上海证券交易所的行情发布系统，采用Verilog硬件描述语言，在FPGA加速卡上开发了对行情信息流的以太网，IP和UDP以及FAST协议的硬件解码，设计了支持指令集编程的微指令加速引擎。与传统的基于软件的方法相比，本文提出的专用硬件处理方案延时可降低10倍以上。
【视频】Smart World: Xilinx VMSS 框架（中文字幕）
在本视频中，Xilinx 高级总监兼数据中心系统架构师 Seong Kim 博士讨论了 Smart World 技术的需求以及 Xilinx 在解决关键实时应用方面的优势。
【视频】m_axi 接口的端口扩展
在 v2020.2 中，针对 AXI 主接口引入了 Vitis HLS 自动接口扩展选项，了解如何与使用端口上的矢量数据类型来显式描述端口宽度进行比较。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6235720585001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
Xilinx中DDS IP的讲解与使用
本次项目我们主要是为了讲解DDS，所以我们使用了混频这个小项目来讲解。DDS自己手写是比较简单且灵活，但是Xilinx给我们提供了相应的IP核，那么这次我们将直接讲解使用IP来产生不同频率的正弦波
赛灵思“软硬兼施”，助力数据中心转型升级
国家政策导向逐步明确；5G发展进一步加速；云计算、大数据迎来又一波发展高峰.........这些因素都注定推动了数据中心产业的转型升级。对于数据中心转型，单从软件或硬件层面中的一个层面下手发力远远不够，需要企业“软硬兼施”，双管齐下，才能在数据中心转型升级的过程中，抢占先机，平顺、快速、完美的完成转型升级。
【视频】Versal ACAP 的电源估算工具演示
电源估算工具随 VCK190/VMK180 评估套件提供，是一款允许用户最大限度提高功耗性能比的生产力工具。有了该工具，用户可测量、规划和监控整个开发过程中的电源预算，不会影响在 Versal ACAP 上运行的设计。电源工具是开发板评估与管理 (BEAM) 工具的一个特性，其可为 Versal 评估套件用户提供更高的创造性体验。
Vivado三种常用IP核的调用
vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。今天介绍的是Vivado的三种常用IP核
运用示波器和用户可定义的 FPGA 提高测量质量与速度
示波器的需求急速成长，同时新的研究和测试应用也需要更多、更快、更复杂的讯号。 这会需要更具智能功能的测试设备，才能准确侦测特定的讯号状况并避免空滞时间、在采集期间处理资料以缩短测试时间，或者是快速产生反馈讯号以控制待测装置 (DUT)。 过去十年来，强大 PC 软件和模块化 I/O 的紧密整合，不仅缩短了测试时间，同时也降低了整体测试成本
加速视频 AI 分析应用，构筑更智能的新世界
赛灵思 Alveo 加速器卡具备低时延性能和大规模并行处理能力，为构建这些关键应用提供了理想的基础。赛灵思日前推出了一款基于 Alveo 的 AI 视频分析平台。它具备合作伙伴解决方案生态系统，并且专为最复杂、时延最敏感的 AI 视频推断应用提速而打造。
ZC706评估板IBERT误码率测试和眼图扫描
IBERT（Integrated Bit ErrorRatio Tester，集成误比特率测试工具），是Xilinx提供用于调试FPGA高速串行接口比特误码率性能的工具，最常用在GT高速串行收发器测试：
（1）基于PRBS模块的误码率测试；
（2）测量眼图；
未来可期 | 中国初创新锐闪耀自适应计算挑战赛
去年，赛灵思宣布举办首届自适应计算挑战赛，其中包括开发者和初创企业两项赛事，鼓励其使用 Vitis 统一软件平台和 Vitis AI，在指定赛灵思硬件平台上开发令人振奋的新应用。今年年初，我们公布了开发者竞赛的获胜者。现在，让我们揭晓初创企业竞赛单元的前三甲！他们分别是韩国BLUEDOT、中国雪湖科技以及西班牙Katoid Technology！
