跳转到主要内容
Vitis 2019.2 — 由 Ubuntu 16.04 机器上不兼容 GTK 版本导致的 Eclipse GUI 问题

由 Ubuntu 16.04 机器上不兼容 GTK 版本导致的 Eclipse GUI 问题

【下载】LDPC编码器解码器产品简介(v2.0)

低密度奇偶校验(LDPC)软IP内核支持LDPC解码和编码。所使用的LDPC码是高度可配置的,并且所使用的特定代码可以在逐个码字的基础上指定。

同步后的复位该当作同步复位还是异步复位?——Xilinx FPGA异步复位同步释放

针对异步复位、同步释放,一直没搞明白在使用同步化以后的复位信号时,到底是使用同步复位还是异步复位?比如针对输入的异步复位信号rst,使用本地时钟clk将其同步化以后得到一个新的复位信号sys_rst,当使用sys_rst时,是将sys_rst作为同步复位信号还是异步复位信号?

【视频】Xilinx Alveo SN1000 SmartNIC(中文字幕)

在本视频中,Xilinx 专家 Gordon Brebner 博士讨论了SmartNIC 的发展,P4 可编程能力标准以及 P4 如何解决线速数据包处理的问题。

Vivado版本升级导致的IP锁定的更新解决办法

vivado建立的工程经常会出现版本升级而导致的IP核锁定情况,本文以vivado 2019.2的版本打开旧版本为例,介绍两种更新方法

RFSOC-PYNQ系列资源在 FPGA'21 发布

在2月28日全球最顶尖的FPGA'21大会上,PYNQ团队发布了全新的RFSoC-PYNQ开源框架,示范应用,硬件平台以及丰富教学资源。此次发布不仅仅包括RFSoC-PYNQ框架,对应的Jupyter Notebook全部开源的应用实现。

总结了20个DDR3和FPGA部分的设计规范

总结了20个DDR3和FPGA部分的设计规范

解决三大痛点,加速SmartNIC普及

网卡( NIC )自 20 世纪 80 年代便已出现,到本世纪初,许多公司开始投身该领域进行创新。他们最初的重点是高性能计算( HPC )。尽管业务都在以太网上运行,但是,最强大的 HPC 集群是使用 Myrinet 或 Infiniband 创建的。这些网络的网卡被设计为可以绕过操作系统( OS )内核,直接与 HPC 应用通信,从而显著提升性能

【在线免费培训】启动Xilinx AI专用平台Versal ACAP

在活动中,您将了解最新的 xilinx Versal ACAP 平台及其组成模块,支持更灵活地实现加速系统。Versal独有的功能特性,如人工智能引擎(AIE)和片上网络(NoC),将在Vitis统一软件工具流程中覆盖支持。其主要目的是让您能将新的应用程序与Versal关联起来,并使您能够探索这个平台和工具。

点石成金,引领5G从技术连接走向价值联接

过去 16 个月的时间内,中国 5G 的发展尤其令人瞩目,已建成开通超过 80万个 5G 基站,5G 用户突破 3亿,这是个不错的开局。在这些数字的背后,5G 在行业市场的应用发掘和发展也是市场焦点。目前行业客户在从信息化、自动化向数字化、智能化转型的过程中都在积极的拥抱 5G 技术,也在思考如何利用新的连接和服务能力更好地为企业赋能。

【视频】Xilinx SN1000 SmartNIC:软件定义,硬件加速

了解全新 Xilinx Alveo SN1000 SmartNIC。

AI+城市交通|以算力与灵活性降本增效

机器学习 (ML) 技术正在强化交通部门的检测精度和数据分析能力。作为新技术,机器学习仍在不断演进发展,且新的技术标准也在制定中。广泛应用于收费系统、交通监控、安全保障等场景的智能交通摄像头系统,对于交通管理具有变革性的意义。

Vivado2020.1 Vitis

vivado2020.1的SDK是不是找不到了?对的,他已经摇身一变,集成进入了vitis,那么他如何使用?以及常见的问题?我们汇总一下:

人工智能引发能源问题,我们该怎么办?(三)

在本系列的前几篇文章中 ,我们讨论了 Dennard Scaling 和摩尔定律的细目以及对专用和适应性加速器的需求。 然后,我们深入研究了功耗问题,并讨论了网络压缩的高级优势。在这第三篇文章中,我们将探讨专门构建的“计算有效”神经网络模型的优点和挑战。

Teledyne SP Devices宣布推出持续数据传输速率为7 GB/s的12位数字化仪

ADQ32双通道12位数字转换器支持每通道2.5 Gb/s的同步采样,而ADQ33则支持每通道1 GS/s的同步采样,并具有开放的Xilinx Kintex Ultrascale KU040现场可编程门阵列(FPGA) 。这两款数字化仪为高容量应用而优化

【下载】Zynq UltraScale+设备中用于PL隔离的内存和外设保护单元应用说明(v1.0)

该应用说明为基于AXI的嵌入式设计提供了PL和PS安全和隔离的桥梁。

FPGA的竞争冒险和毛刺问题

FPGA 融合了 ASIC 和基于处理器的系统的最大优势,它能够提供硬件定时的速度和稳定性,且无需类似自定制 ASIC 设计的巨额前期费用的大规模投入。但是和所有的数字电路一样,FPGA 电路中也存在毛刺问题。它的出现会影响电路工作的可靠性、稳定性,严重时会导致整个数字系统的误动作和逻辑紊乱。下面就来讨论交流一下FPGA 的竞争冒险与毛刺问题。

汽车电子专场剧透:解构域控制器的个中乾坤

许多情况下,这些域控制器不仅仅是为一款车而设计,而是为一个支持多款车的平台而设计。主控制器可能具有相当长的生产命周期,而在此期间,软件无疑会更新。因此,它既是域控制器的寿命,也是单个车型的寿命,在某种程度上需要有更新的空间。正因为我们不知道将来会发生什么,灵活性才如此重要。

【下载】Xilinx器件上的深度卷积优化白皮书(v1.0)

本白皮书探讨了深度卷积深度学习操作在Xilinx自适应设备上实现。 本白皮书旨在提供针对不同Xilinx器件的多种优化策略,以满足各种任务要求。 在边缘方面,Xilinx实现了轻量级的深度卷积引擎,该引擎支持相应的计算要求。

开发者分享 | 如何给 u-boot 的源码生成 patch 并在 Petalinux 中编译

在软件开发过程中我们经常遇到用 patch 来传递和更新代码的场景。今天赛灵思技术专家以一个端到端的例子来演示在 Petalinux 使用过程中,如何给 u-boot 的源码生成patch 并在 Petalinux 中进行编译。