跳转到主要内容
不得不读的 FPGA 设计白皮书——Xilinx FPGA 复位策略白皮书翻译(WP272)

在Xilinx FPGA中实现的设计不需要插入全局复位网络。对于绝大多数设计,所有触发器和RAM的上电后的初始化状态比任何的逻辑复位都要全面,不需要为了仿真而插入复位,因为没有任何东西是未定义的

【工程师分享】在Petalinux编译多个源文件的Linux内核模块,以及扩展Makefile功能

Petalinux可以帮助工程师简化内核模块的创建工作。在petalinux工程目录下,使用命令“petalinux-create -t modules --name --enable”,能创建Linux内核模块,包括c源代码文件、Makefile、Yocto的bb文件。相关文件放在目录“project-spec/meta-user/recipes-modules”,目录结构如下

人工智能引发能源问题,我们该怎么办?(二)

在 "人工智能引发能源问题,我们该怎么办 (一)"中,我们简要介绍了更高层次的问题,这些问题为优化加速器的需求奠定了基础。作为一个尖锐的问题提醒,现在让我们通过一个非常简单的图像分类算法,来看一看与之相关联的计算成本与功耗。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十三章 BRAM实现PS与PL交互

有时CPU需要与PL进行小批量的数据交换,可以通过BRAM模块,也就是Block RAM实现此要求。本章通过Zynq的GP Master接口读写PL端的BRAM,实现与PL的交互。在本实验中加入了自定义的FPGA程序,并利用AXI4总线进行配置,通知其何时读写BRAM。

如何使用Xilinx官方例程和手册学习IP核的使用——以高速接口SRIO为例

这里以Xilinx为例,在Vivado中使用SRIO高速串行协议的IP演示如何使用官方例程和手册进行快速使用,在仔细阅读参考官方例程后进行一些修改就可以应用在实际项目中。

基于FPGA的超低延时硬件加速行情解析系统

本文针对上海证券交易所的行情发布系统,采用Verilog硬件描述语言,在FPGA加速卡上开发了对行情信息流的以太网,IP和UDP以及FAST协议的硬件解码,设计了支持指令集编程的微指令加速引擎。与传统的基于软件的方法相比,本文提出的专用硬件处理方案延时可降低10倍以上。

Xilinx 推出软件定义、硬件加速型 Alveo SmartNIC,掀起现代数据中心革命

赛灵思今日宣布推出一系列全新数据中心产品及解决方案,包括全新Alveo SmartNIC系列、smart world(智能世界) AI视频分析应用、一款能够实现亚微秒级交易的加速算法交易参考设计,以及Xilinx App Store(应用商店)

【直播】赛灵思 Alveo 助力基因工程

基因工程技术已经成为当代生物技术领域的核心发展方向,伴随着人们对未知科学的深度探索和基础应用技术的不断发展,基因工程的研究已经涉足多类领域,比如诊断,精准医疗,农业,医药等。其中农业是目前基因分析及转基因应用研究最为广泛的领域之一。

【下载】Vitis AI用户指南(v1.3)

本文描述了Vitis™ AI开发包,这是一个用于深度学习处理器单元(DPU)的全栈深度学习SDK。

2021 年的汽车“芯”该怎么选?Xilinx汽车电子研讨会为您深度解读

在不平凡的2020年,智能化引领汽车产业带来崭新变革,站在2021年的新起点上,基于对自动驾驶汽车技术的不断深入探索,赛灵思将在汽车领域开拓一片新天地,而汽车产业也将继续拥抱新技术与新方法,为实现自动驾驶奠定基石!汽车产业在 2021 年将面临哪些新挑战,迎接哪些新变化?2021年 3月3日 至 3月5日,“Xilinx Adapt China: 汽车电子” 将为你完整解读。

浅析:智能网卡究竟有什么作用?

SmartNIC(智能网卡)到底是什么,它能做什么?基于DPU的SmartNIC不只是能实现网卡的连接作用,还实现了通常由CPU执行的网络流量处理。SmartNIC能够执行加密/解密、防火墙、TCP/IP和HTTP处理。本文从5个方面说明了为什么近年来SmartNIC的使用率一直在上升。

【赛灵思Alveo大咖直播间】03——助攻图片转码加速

随着5G时代的到来,用户能直观感受到在网络电子产品上的应用会得到更多享受,智能化的3D技术、游戏、高清画质的视频与电影、直播互动都可以升级体验的娱乐方式,而以上应用对低时延要求的使用场景需要适应日益加快的生活节奏和人与网络间更高交互要求的挑战。

开发者分享 | 如何获取 Github 上 Vitis, Vitis 库等资源

自从 Vitis 发布后,Xilinx 在 Github 上持续开源了很多资源,方便开发者进行自己的设计,减少产品上市时间。所以本期文章我们来看下如何获取和使用 Github 上的开放资源。

TVM学习(七)算子

上一章梳理了一遍TVM前端流程,前端完成了tensorflow算子到TVM算子的转换。这一章CNN网络中最普遍的卷积运算为例,看一下relay算子的表示

【赛灵思Alveo大咖直播间】02——用 FPGA 玩转 Video+AI?腾讯云微瓴现身说法

赛灵思 Alveo 系列产品开发的视频 + AI 处理系统平台,使用分布式计算架构对视频处理进行设计及优化,在处理大规模视频流方面突破了 CPU 的瓶颈。对于直播流转码及音视频混合流任务,相对传统 X86 服务器,该系统在并发流量处理方面实现20-30倍的效率。

【下载】Zynq DPU v3.3 IP 产品指南

本文描述了用于卷积神经网络的 DPU。

在线云观看 | 加速 5G “破茧成蝶”,赛灵思四大精彩亮相 MWC 上海

赛灵思公司作为自适应计算的全球领先企业,将携最前沿的观点、技术、核心产品、解决方案与全球最佳实践“盛装亮相” MWC21 上海,与参会嘉宾共同探讨 5G 的创新应用,以及如何通过打造灵活应变的 5G 架构,加速 5G “破茧成蝶”。

Xilinx源语(Primitives)和宏(Macros)

源语(Primitives)-Xilinx库中最简单的设计元素。Primitives 基元是设计元素“原子”。Xilinx原语的示例包括简单缓冲区BUF和带有时钟使能和清除功能的D触发器FDCE。

【赛灵思Alveo大咖直播间】01——FPGA 如何助力金融科技腾飞

赛灵思Alveo 加速卡,为金融行业定制具有突破性的创新解决方案满足客户和监管机构的需求。本次邀请到赛灵思数据中心及金融行业众多专家,探讨FPGA如何助力金融科技腾飞。

自适应平台创见全新计算时代

随着智能互联设备的渗透,我们已来到半导体行业发展的拐点。这些智能设备充斥着我们的家庭、汽车、办公室、工厂、城市和云端。而实现无处不在的人工智能( AI )的代价在于,驱动这些设备的半导体器件所要承载的数据处理需求正呈指数级增长