跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
AI+城市交通|以算力与灵活性降本增效

机器学习 (ML) 技术正在强化交通部门的检测精度和数据分析能力。作为新技术,机器学习仍在不断演进发展,且新的技术标准也在制定中。广泛应用于收费系统、交通监控、安全保障等场景的智能交通摄像头系统,对于交通管理具有变革性的意义。

Vivado2020.1 Vitis

vivado2020.1的SDK是不是找不到了?对的,他已经摇身一变,集成进入了vitis,那么他如何使用?以及常见的问题?我们汇总一下:

人工智能引发能源问题,我们该怎么办?(三)

在本系列的前几篇文章中 ,我们讨论了 Dennard Scaling 和摩尔定律的细目以及对专用和适应性加速器的需求。 然后,我们深入研究了功耗问题,并讨论了网络压缩的高级优势。在这第三篇文章中,我们将探讨专门构建的“计算有效”神经网络模型的优点和挑战。

Teledyne SP Devices宣布推出持续数据传输速率为7 GB/s的12位数字化仪

ADQ32双通道12位数字转换器支持每通道2.5 Gb/s的同步采样,而ADQ33则支持每通道1 GS/s的同步采样,并具有开放的Xilinx Kintex Ultrascale KU040现场可编程门阵列(FPGA) 。这两款数字化仪为高容量应用而优化

【下载】Zynq UltraScale+设备中用于PL隔离的内存和外设保护单元应用说明(v1.0)

该应用说明为基于AXI的嵌入式设计提供了PL和PS安全和隔离的桥梁。

汽车电子专场剧透:解构域控制器的个中乾坤

许多情况下,这些域控制器不仅仅是为一款车而设计,而是为一个支持多款车的平台而设计。主控制器可能具有相当长的生产命周期,而在此期间,软件无疑会更新。因此,它既是域控制器的寿命,也是单个车型的寿命,在某种程度上需要有更新的空间。正因为我们不知道将来会发生什么,灵活性才如此重要。

【下载】Xilinx器件上的深度卷积优化白皮书(v1.0)

本白皮书探讨了深度卷积深度学习操作在Xilinx自适应设备上实现。 本白皮书旨在提供针对不同Xilinx器件的多种优化策略,以满足各种任务要求。 在边缘方面,Xilinx实现了轻量级的深度卷积引擎,该引擎支持相应的计算要求。

开发者分享 | 如何给 u-boot 的源码生成 patch 并在 Petalinux 中编译

在软件开发过程中我们经常遇到用 patch 来传递和更新代码的场景。今天赛灵思技术专家以一个端到端的例子来演示在 Petalinux 使用过程中,如何给 u-boot 的源码生成patch 并在 Petalinux 中进行编译。

赛灵思技术日回来了!

3月10日与您相约蓉城, 为您带来赛灵思软件与 AI 方向面对面交流活动!本活动全程免费,名额有限。参会资格以微信审核通知为准,迅速报名吧,干货多多,礼品也多多!

不得不读的 FPGA 设计白皮书——Xilinx FPGA 复位策略白皮书翻译(WP272)

在Xilinx FPGA中实现的设计不需要插入全局复位网络。对于绝大多数设计,所有触发器和RAM的上电后的初始化状态比任何的逻辑复位都要全面,不需要为了仿真而插入复位,因为没有任何东西是未定义的

【工程师分享】在Petalinux编译多个源文件的Linux内核模块,以及扩展Makefile功能

Petalinux可以帮助工程师简化内核模块的创建工作。在petalinux工程目录下,使用命令“petalinux-create -t modules --name --enable”,能创建Linux内核模块,包括c源代码文件、Makefile、Yocto的bb文件。相关文件放在目录“project-spec/meta-user/recipes-modules”,目录结构如下

人工智能引发能源问题,我们该怎么办?(二)

在 "人工智能引发能源问题,我们该怎么办 (一)"中,我们简要介绍了更高层次的问题,这些问题为优化加速器的需求奠定了基础。作为一个尖锐的问题提醒,现在让我们通过一个非常简单的图像分类算法,来看一看与之相关联的计算成本与功耗。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十三章 BRAM实现PS与PL交互

有时CPU需要与PL进行小批量的数据交换,可以通过BRAM模块,也就是Block RAM实现此要求。本章通过Zynq的GP Master接口读写PL端的BRAM,实现与PL的交互。在本实验中加入了自定义的FPGA程序,并利用AXI4总线进行配置,通知其何时读写BRAM。

FPGA的竞争冒险和毛刺问题

FPGA 融合了 ASIC 和基于处理器的系统的最大优势,它能够提供硬件定时的速度和稳定性,且无需类似自定制 ASIC 设计的巨额前期费用的大规模投入。但是和所有的数字电路一样,FPGA 电路中也存在毛刺问题。它的出现会影响电路工作的可靠性、稳定性,严重时会导致整个数字系统的误动作和逻辑紊乱。下面就来讨论交流一下FPGA 的竞争冒险与毛刺问题。

人工智能引发能源问题,我们该怎么办?(一)

2014 年,斯坦福大学教授 Mark Horowitz 发表了一篇题目为“计算的能源问题(以及我们该怎么办)”的论文。这篇具有深远意义的论文,讨论了当前半导体行业所面临的最热门的、与登纳德缩放比例定律 (Dennard Scaling )和摩尔定律 (Moore’s Law) 失效相关的挑战。

如何使用Xilinx官方例程和手册学习IP核的使用——以高速接口SRIO为例

这里以Xilinx为例,在Vivado中使用SRIO高速串行协议的IP演示如何使用官方例程和手册进行快速使用,在仔细阅读参考官方例程后进行一些修改就可以应用在实际项目中。

基于FPGA的超低延时硬件加速行情解析系统

本文针对上海证券交易所的行情发布系统,采用Verilog硬件描述语言,在FPGA加速卡上开发了对行情信息流的以太网,IP和UDP以及FAST协议的硬件解码,设计了支持指令集编程的微指令加速引擎。与传统的基于软件的方法相比,本文提出的专用硬件处理方案延时可降低10倍以上。

Xilinx 推出软件定义、硬件加速型 Alveo SmartNIC,掀起现代数据中心革命

赛灵思今日宣布推出一系列全新数据中心产品及解决方案,包括全新Alveo SmartNIC系列、smart world(智能世界) AI视频分析应用、一款能够实现亚微秒级交易的加速算法交易参考设计,以及Xilinx App Store(应用商店)

【直播】赛灵思 Alveo 助力基因工程

基因工程技术已经成为当代生物技术领域的核心发展方向,伴随着人们对未知科学的深度探索和基础应用技术的不断发展,基因工程的研究已经涉足多类领域,比如诊断,精准医疗,农业,医药等。其中农业是目前基因分析及转基因应用研究最为广泛的领域之一。

【下载】Vitis AI用户指南(v1.3)

本文描述了Vitis™ AI开发包,这是一个用于深度学习处理器单元(DPU)的全栈深度学习SDK。