跳转到主要内容
Certus-N2的边缘网络奇旅

Nexus 2在接口类型上支持带PCIe® Gen 4控制器的多协议16G SERDES、高性能I/O、高速LPDDR4存储器接口、以及高达7.98 Gbps的MIPI D和C-PHY
ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。
解锁 FPGA AI 套件全新增强功能，挖掘性能拓展的无限可能

FPGA AI 套件软件 2024.3 版全新发布，其提供诸多增强功能，旨在改善开发人员的开发体验。为帮助开发人员应对在实际应用中面临的挑战
Lattice mVision：低功耗嵌入式视觉系统解决方案合集

mVision从消费级到工业级都为需要快速构建原型系统的嵌入式视觉设计人员提供了高度灵活、小型模块化的解决方案
5个必备的FPGA设计小贴士

在本文中，我们将分享一些有用的技巧，帮助您快速开始设计，避免常见的设计陷阱。
ALINX 发布 ISP 图像信号处理 IP 核

ISP IP Core通过APB总线用于控制寄存器，支持UltraScale+/Zyn UltraScale+ 系列FPGA器件
从创新平台到行业落地：莱迪思Nexus 2驱动AI市场应用

基于TSMC 16nm FinFET工艺的“下一代小型FPGA”Nexus™ 2平台，在多个关键性能指标上实现了对竞品的超越
智多晶204B IP

智多晶 204B IP提供了针对204B 协议层的处理能力，能够与高速AD/DA芯片进行收发的对接工作
Vivado里如何把emacs设为默认编辑器

习惯了用linux下emacs写代码，最近换到了windows下开发fpga，也想用emacs，怎么办呢？原来在Vivado IDE里就可以设置，但也有一些注意事项。
Altera 脱离英特尔：FPGA 市场的新变数与未来走向

2024 年 2 月 29 日，Altera 宣布脱离英特尔，恢复原名，这一事件在半导体行业激起千层浪。这不仅是企业身份的回归，更预示着 FPGA 市场竞争格局的重塑
MathWorks 和 Altera 利用 AI 推动 5G 和 6G 无线系统的更快发展

协作提高 5G 和 6G 网络的效率并降低成本，使用基于 AI 的自编码器来压缩通道状态信息数据
PCIe 完整性和数据加密验证挑战的随机化考虑因素

本文将探讨随机化在 PCIe IDE 验证中的重要性，重点介绍它如何在确保数据完整性和加密可靠性方面发挥关键作用，同时也揭示了该过程的独特挑战。
使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。
YunSDR通信小课堂（第25讲）

通过包含RF Data Converter IP核，可以将优化的RF- adc添加到任何RFSoC Vivado IP Integrator项目中
使用航天级电源元件为 Microchip RT PolarFire FPGA 供电

本应用手册为 Microsemi® PolarFire® FPGA 提供了推荐的航天级电源设计。该报告概述了针对各个电源轨的建议以及耐辐射 (-SP) 和抗辐射 (-SEP) 器件的优势。
AMD Lisa Su，是如何力挽狂澜的

市值 1620 亿美元的芯片制造商超微半导体公司的首席执行官Lisa Su表示，职业生涯早期的一个问题帮助她在这家曾经陷入困境的公司做出了重大决策。
适用于 Microsemi® RTG4™ FPGA 的 TI 航天级电源解决方案

本应用手册演示了如何使用 TI 符合航天标准的电源产品系列为基于 RTG4 的设计供电。
合见工软全场景验证硬件系统实物亮相2025玄铁 RISC-V 生态大会，赋能RISC-V系统开发

作为一款适用于大规模ASIC/SOC 软硬件验证的硬件验证平台，UVHS凭借其高性能、大容量的产品优势及充满未来感的机柜外观，成为展会现场的焦点
FPGA标准库-Open Logic

FPGA 开源生态系统与其他开源社区相差甚远，但它正在突飞猛进，需要每个FPGA工程师努力去维护
FPGA 2025最佳论文--加速视频推理大模型

这篇文章再来看一篇新鲜出炉的论文，是上海交大和清华大学共同发表的一篇论文。这篇论文获得了FPGA 2025最佳论文奖，是用FPGA对视频生成大模型进行加速优化
订阅