如果要在Xilinx的FPGA上使用万兆以太网通信，大致有三种方法构建协议栈。第一种使用GTX等Serdes作为底层的PHY

莱迪思Nexus™ 2 FPGA平台凭借其先进的互连、优化的功耗和性能以及领先的安全性而获此殊荣

近日，Altera 宣布正式量产面向嵌入式市场的 Agilex 3 系列 AI FPGA，其最小型号售价低于 100 美元

DAC的作用是将离散时间的数字采样转换为连续时间的模拟信号，通常使用零阶保持(ZOH)技术。该技术可被视为ADC中采样技术的对应项

目前智多晶Seal 5000系列产品SerDes的性能处于业界领先水平，SDM支持0.5-10.3Gbps线速率，SDP支持0.5-6.6Gbps的线速率。

迈特芯推出的异构FPGA DeepSeek一体机覆盖7B到671B规模的DeepSeek大模型，提供私有化部署、行业场景定制、高效安全合规的端到端解决方案。

本示例使用图8.7的模拟正交混频器接收器来接收以27GHz为中心的感兴趣信号，带宽为3GHz，如图8.8(a)所示

该方案基于Pango Logos系列PGL50器件、海图微CMOS Sensor HT501A和深目微GigE Vision IP方案共同实现

基于AMD Zynq UltraScale+™ RFSoC Gen3 XCZU49DR 芯片的 16 通道 14 位 2.5GSPS ADC 与 16 通道 14 位 9.85GSPS DAC，实现全数字域直接射频采样

本文将介绍CXL 3.1标准的最新更新内容，包括新增的安全特性，以及如何持续为下一代基础结构提供内存池功能。

今天，随着Altera CEO Sandra Rivera宣布一系列重磅新品与技术进展，标志着这家独立运营的FPGA巨头正式迈入“Altera 2.0”时代

本文探讨了垂直电源的优势和应用，重点介绍了 TDK 的 μPOL，以及它如何解决下一代AI和边缘应用所面临的电源挑战。

高性能“Zen 5”架构可提供服务器级性能与效率，并结合专属打造的功能，以优化产品寿命和系统弹性

下午有个朋友问我，现在AI发展这么快，怎么没听过FPGA有什么动静，难道FPGA就真的搭不上AI这趟列车了吗？

富士通采用 AMD Zynq RFSoC 数字前端（ DFE ）器件来提供具有成本效益、高容量和高能效的无线电，以满足不同市场需求

在 2025 国际嵌入式展上，Altera 发布了专为嵌入式开发者打造的最新可编程解决方案，以进一步突破智能边缘领域的创新边界

今天熊猫君分享一个基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案。

在AI技术蓬勃发展的当下，数据安全问题成为了高悬于行业之上的达摩克利斯之剑。AI模型的训练与应用高度依赖海量数据

在本例中，使用4Gsps的RF-ADC采样率，模拟RF信号占据奈奎斯特一区的频谱，因此RF- ADC可以直接将其数字化如图10.2(a)所示。