跳转到主要内容
Microchip PolarFire® FPGA为机器人打造“最强大脑”

在机器人技术爆发式发展的今天,低功耗、安全性和实时处理能力已成为三大核心挑战。Microchip最新推出的PolarFire® FPGA系列,正是为解决这些痛点而生!

内存带宽革命:Altera Agilex 7 FPGA M系列如何重塑高端计算生态

在AI算力需求爆炸、数据中心加速迭代的当下,FPGA的战场正从“逻辑密度”转向“内存带宽”。英特尔旗下Altera公司近日宣布,其Agilex 7 FPGA M系列正式量产出货

基于中科亿海微FPGA的智能超表面通信控制板--通道电压并行控制版

基于中科亿海微FPGA的智能超表面通信控制板主要用于控制入射到智能超表面上可重构PIN二极管元件的相位和幅度,从而重新配置入射无线电信号的传播并实现“智能无线电环境”

YunSDR通信小课堂(第35讲)

通过重新检查先前考虑的Vivado工作流,可以突出强调协同设计方法。图11.10说明了Vivado和Vitis生态系统中的这种集成设计方法

AMD首款2nm芯片,公布

AMD 周一晚间宣布已获得其首款 2 纳米级硅片——核心复合芯片 (CCD),用于其第六代 EPYC “Venice” 处理器,预计将于明年推出

英特尔宣布银湖资本(Silver Lake)战略投资Altera

英特尔公司今日宣布已达成最终协议,将旗下Altera业务51%的股份出售给全球技术投资巨头银湖资本(Silver Lake)

莱迪思将在2025上海车展上展示最新的FPGA方案

莱迪思将展示其最新的FPGA解决方案:基于ISO26262 ASIL-B认证的视频流和图标安全保护解决方案,旨在帮助智能汽车满足更高的功能安全合规性要求

使用 Vitis Model Composer 生成 FPGA IP 核

今天的教程提供了创建自定义 IP 的分步指南,从算法开发到准备 IP 生成的模型,包括资源和时序分析,最后将其添加到 Vivado IP 目录。

移动产业处理器接口(MIPI)协议有哪些妙用?

<p><span style="text-wrap-mode: wrap;"><span style="text-wrap-mode: wrap;">未来汽车领域的发展愿景令人憧憬,其背后的驱动技术也因此备受关注。如今,传感器对于下一代汽车视觉与安全的发展至关重要</span></span></p>

合见工软发布国内首个HiPi标准的IP/VIP整体解决方案

首个HiPi (High Performance Chips Interconnection Alliance) 标准的IP/VIP整体解决方案拥有优秀的商用级高带宽、低延迟、低功耗、协议完备等特性

使用莱迪思iFFT和FIR IP的5G OFDM调制用例

本文介绍了一种集成了莱迪思FIR和iFFT IP核的新型OFDM调制器设计,简化了无线链路验证,降低了成本,缩短了开发时间。

Microchip MCP16701:为 AI、工业及数据中心注入高效电源 “芯” 动力

MCP16701 集成了八个可并联的 1.5A 降压转换器、四个 300 mA 内部低压差稳压器(LDO)和一个用于驱动外部MOSFET的控制器

如何使用双Flash固化FPGA

MES2L676-100HP开发板(盘古100Pro+开发板)采用紫光同创logos2系列FPGA,芯片型号为PG2L100H-6FBG676

AI驱动的板载地理定位-由瑞苏盈科FPGA SoM加速!

将瑞苏盈科Mercury+ XU1与Klepsydra AI相结合,可以使用卫星传感器数据实现实时、高精度定位

FPGA与RISC-V浅谈

FPGA与RISC-V架构的结合为创新应用开启了一个新纪元,随着边缘计算、自动驾驶、数据中心等领域的快速发展,对计算性能和灵活性的需求越来越高

合见工软助力开芯院RISC-V开发再升级,UVHS支持第三代昆明湖16核CPU突破验证挑战

UVHS支持第三代昆明湖16核CPU突破验证挑战,携手探索下一代HPC验证新范式

YunSDR通信小课堂(第34讲)

在设计RFSoC PS时,必须选择合适的软件堆栈来满足设计要求。软件栈是一组基本软件,开发人员可以在这些软件的基础上添加他们自己的定制软件

智多晶 LWIP 网络通信系统:开启嵌入式设备网络新应用

智多晶的 LWIP 通信系统就像是一台双核驱动的高性能引擎,搭载在EVAL-SA5Z-30-D1-8U213C开发板上,SA5Z-30芯片中集成CM3微处理器和FPGA

以MIPI项目为例讲解Diamond FIFO生成和例化全过程

在MIPI多路摄像头拼接项目中,需要使用到FIFO的IP核来进行数据的缓存与时钟域的交互,下面我来介绍一下Diamond FIFO IP核生成与例化的步骤。

智能投影引擎:FPGA加速的全域实时梯形校正解决方案

北格逻辑的 Keystone 梯形校正 IP,借助高效的数字图像预处理技术,成功构建了光学失真与数字补偿的闭环系统。