在当今嵌入式开发领域，工具链的演进日新月异。尽管我们之前主要关注Vitis的嵌入式流程，但Vitis Unified平台实际上提供了更广泛的功能

Kria SOM 为 SXVPU 配备了支持四个并行视频流的高级处理和编码功能，可在各种用中实现实时响应。

本篇博文主要讲解在 PL 中将来自 IP 核的超 32 次中断布线到 PS 的情况下，该如何使用 AXI Interrupt Controller (INTC) 中的级联模式。

本用户指南概述了两个评估模块 (EVM) 的硬件和软件设置：德州仪器 (TI) 的 AFE7769DEVM 收发器和 Altera 的 Arria™ 10 现场可编程门控阵列 (FPGA)。

高云联合方案商鸿橙光电开发的15.6寸中控屏LocalDimming方案，采用高云GW2A-LV18PG256 FPGA芯片，配合16颗48通道LED驱动IC

AI引擎中的算术逻辑单元(ALU)管理以下操作。在所有情况下，发行率都是每个周期一条指令。

AMD公布2025年第一季度财报。2025年第一季度营业额达74亿美元，毛利率为50%，经营收入8.06亿美元，净收入7.09亿美元，摊薄后每股收益为0.44美元

中科亿海微重磅展出全自研可编程芯片、AI图像推理模组、AI目标识别加速卡、人工智能算力平台、VPX算力板及FPGA加速卡

今天给大侠带来Vivado调用IP核详细操作步骤，手把手教学，请往下看。话不多说，上货。

3D重建通过精确捕捉物体表面几何信息，构建出高精度数字模型，在多个行业中获得了广泛应用。从工业制造、航空航天，到文物保护、建筑工程等领域

在芯片设计的周期与寿命愈发错位的当下，如何应对“技术演进快、基础设施更迭慢”的结构性矛盾，成为整个半导体行业绕不开的问题

本文将探讨优化数据传输、AI 引擎加速以及动态功能交换（DFX）的关键技术，以全面释放 AMD Versal SoC 的潜能。

在工业检测领域，毫秒级的处理延迟可能意味着良率波动或产能损失。传统CPU架构受限于串行计算与数据传输瓶颈，而FPGA的并行计算能力正在打开实时图像处理的新维度。

eSPI总线具有低功耗、管脚数量少、高效的数据传输等优点，常用于与EC、BMC、SIO等外设的通信，是PC中CPU与这些外设通信的主流协议

今天就介绍一个使用开源工具链来开发FPGA的方式。本文核心：开源 FPGA 工具链，例如 APIO、IceStrom、yosys OssCAD 等使用。

传统上，使用门控时钟是 ASIC 设计中降低系统功耗的常见方法。通过门控时钟，可在非必要时阻止整组寄存器的状态转换。

AI Engine是一款高度优化的处理器，具有单指令多数据（SIMD）和超长指令字（VLIW）处理器，支持定点和浮点精度。

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

Vivado 设计套件提供经过优化的设计流程，让传统 FPGA 开发人员能够加快完成 Versal 自适应 SoC 设计。

做FPGA项目，最怕啥？资源爆表！Timing炸裂！布线卡死！今天我给大家总结10个实战级优化技巧，每条都有具体案例，助你从根源上搞定资源问题！