您是否准备将设计迁移到 AMD Versal™ 自适应 SoC？设计基线是一种行之有效的时序收敛方法，可在深入研究复杂的布局布线策略之前，帮您的 RTL 设计奠定坚实的基础

本文主要介绍基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集与高速DA输出案例

各位朋友，大家好，熊猫君这次开个倒车，在这个广泛使用Xilinx（Altera）高端SoC的时代，分享一个“FPGA+ARM”实现的低功耗高性能传统方案。

AMD Versal™ AI Engine 是可编程的矢量处理器阵列，非常适合处理计算密集型 DSP 工作负载。

Agilex™ 3 器件家族可提供更高的性能、集成度和安全性，从而显著优化 FPGA 的功耗和成本。

AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。

XSBERT——专为FPGA高速收发器设计的调试利器，帮你一键生成误码率报告、实时扫描眼图，轻松验证链路稳定性！

在 UltraScale/UltraScale+ 中引入了 RXTX_BITSLICE。该原语用于捕获和接收 XPIO IOB。

近日，“第一届国产FPGA教育大会”在重庆成功举办，紫光同创受邀参会并分享了公司在高校国产FPGA生态建设方面的丰硕成果

AI引擎API为基于向量的矩阵乘法提供了一个aie：：mmul类模板。多个中间矩阵相乘的结果被累加以给出最终结果。

边缘AI、工业自动化、嵌入式视觉等新兴应用，正推动 FPGA 从性能导向迈向功耗与成本并重的新时代

设计和监控计算与处理芯片所用的电源时，需要特别关注容差问题，因为从不同角度来看的话，容差的处理方式可能有所不同。在本文的讨论中，我们在以下章节定义每种容差。

AI引擎包含一个标量处理器，可用于实现标量数学运算、非线性函数和其他通用运算。有时候，拥有一个黄金标量参考版本的代码会很有帮助

机器人基于莱迪思Avant™-E FPGA和英伟达公司的Jetson Orin，展示了实时决策和避障功能。它采用先进的传感器融合系统，集成了莱迪思视觉套件、激光雷达和雷达

随着工业领域向实现工业4.0的目标不断迈进，市场对具备弹性连接、低功耗、高性能和强大安全性的系统需求与日俱增。

瑞苏盈科推出的基于双Andromeda XRU50 RFSoC模块架构的实时频谱监测解决方案，以 “双芯协同” 为核心，实现了从信号采集到分析的全链路技术突破

对于非相邻AI引擎，可以使用与每个AI引擎相关联的存储器模块中的DMA来建立类似的通信。在每个存储器模块中使用乒乓缓冲器，并通过锁进行同步

本文提供有关 Versal 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其对 BISC 的影响。

本白皮书深入探讨了当前加密协议的漏洞，介绍了最新标准化的PQC算法，为那些希望采取措施对抗量子威胁的组织提供了战略路线图

本篇博文主要涵盖了 AMD 为集成的 RF Data Converter 提供的公共资源。