本教程基于Efinix Efinity软件(版本2021.2.323.1.8)，演示如何使用Trion T120F576开发板创建简单项目。

本次讲给大家介绍易灵思RISCV的自定义指令：在Sapphire RISC-V SoC中，支持用户定义的自定义指令，这使得开发者能够加速特定的计算任务。

Agilex™ 5 D 系列 FPGA 和 SoC 家族全面升级，为中端 FPGA 应用能力带来巨大飞跃——逻辑单元、内存、DSP/AI 算力提升高达 2.5 倍，外存带宽提升高达 2 倍

作为研发/技术人员，你是否也被这些问题困扰：想找一份器件文档，在智多晶官网里层层跳转，耗时半小时才找到；刚参考的IP用户指南突然更新，因用了旧版本导致研发环节出错；

AMD 嵌入式开发框架（ EDF ）旨在通过提供模块化、可扩展且开源的系统级开发环境来简化这一过程，从而优化并加速部署路径。

FPGA 的功耗优化是一个系统性工程，需要从设计架构、RTL 代码、工具配置、物理实现等多个层面协同优化，同时平衡性能、面积和功耗（PPA）。

在 FPGA 设计中，一个常见但略显繁琐的环节是：如何方便地将新的比特流加载到 FPGA。尤其是在没有专用 USB-JTAG/编程芯片或者在低成本板卡中

本次合作将高性能、低时延计算与先进的感知技术相结合，可为软件定义汽车实现从 L2 级到 L3 级自动驾驶的无缝路径。

在上一篇Blog中主要阐述了XPHY的内部结构以及实现源同步接口的基本原理。本文将建立测试工程并且通过仿真进一步介绍Versal XPHY的相关特性。

本文通过简单数字逻辑电路解决该问题（这是FPGA或CPLD连接按钮/开关时的常见需求）。包含DeBounce模块的通用Verilog代码及测试夹具。

莱迪思将通过现场技术演示与专题演讲，重点展示其低功耗、小尺寸的FPGA如何助力实现安全、可靠且可扩展的汽车系统设计与应用。

本篇文章旨在描述易灵思 Sapphire Soc（软核）、Sapphire HP Soc（硬核）按照 RISC-V 标准规范中的 mcause 、mstatus 寄存器的工作逻辑

在各类行业与应用中，经常能看到许多 FPGA 设计。一个非常常见的现象是：设计者常常用复杂的有限状态机（FSM）来实现 I²C、SPI、GPIO 时序控制等功能。

您将在这篇博客中了解系统设备树 (SDT) 以及如何在 AMD Vitis™ Unified IDE 中使用 SDT 维护来自 XSA 的硬件元数据。

现如今，量子计算不再只是一个囿于研究实验室的概念。随着硬件和算法快速发展，当前密码系统面临的风险与日俱增

新版软件实现了 FPGA 设计效率的重大飞跃，带来了更智能的工具、更深入的洞察和更快速的编译。

MachXO5-NX TDQ FPGA系列能够为计算、通信、工业以及汽车应用领域提供领先的安全性、可靠性和灵活性保障，帮助抵御日益严峻的量子攻击。

根据市场研究机构 MarketsandMarkets 最新报告，全球现场可编程门阵列（FPGA）市场正进入加速增长期，预计规模将从 2025年的117.3亿美元增长至2030年的193.4亿美元

AXU2CGB-I 是一款基于 AMD Zynq UltraScale+ MPSoC XCZU2CG 的高性能 AI FPGA 开发平台，它在架构、存储配置与接口资源上进行了高规格设计

AMD 嵌入式开发框架（EDF）是一个完整的开源环境，可帮助嵌入式工程师在 AMD 自适应 SoC 上进行评估、开发和部署应用程序。