AMD Vivado Design Suite 2025.2 版现已推出，不仅支持量产级第二代 Versal AI Edge 系列和第二代 Prime 系列自适应 SoC，还提升了 QoR 以及 Versal 设计的 RTL 灵活性

之前分享过一篇文章《FPGA 版本管理三种方式：你会选哪一种？》，评论区很多人都推荐使用Git进行版本管理，今天这篇文章主题就是使用Git进行备份指南。

AMD 嵌入式开发框架（ EDF ）是一个完整的开源环境，旨在帮助嵌入式工程师基于 AMD 自适应 SoC 高效评估、开发和部署应用。

在 FPGA 选型中，很多工程师会因为需要 16Gbps 的收发器而不得不选购昂贵的 Kintex 系列。但如果你的算法并不需要上百万的逻辑资源，这种为了带宽买逻辑的做法其实是巨大的成本浪费。

本文介绍了一种在两块zcu102开发板上实现GEM-GEM直连的一种方法。

理解信号的表示方法能够极大提升分析和设计数字通信系统的能力。我们需要多种便捷的数值数学框架来表示实际的射频、基带和噪声。

人工智能（AI）正迅速从数据中心走向现实世界，赋能于工业机器人、自动驾驶汽车，以及智能基础设施等。边缘设备已成为人工智能的新前沿

通过本文提供的方法，用户可以有效配置和测试Zynq MPSoC中的AXI超时模块，防止CPU挂死。

FINN 是一个由 Xilinx（现 AMD Research）集成通信与 AI 实验室开源的机器学习框架，它提供了一个端到端的方案，用于探索和实现 量化神经网络（QNN）在 FPGA 上的高效推理加速器

在项目中，利用JTAG采样低频数据时，受限于片上BRAM资源，采样的数据深度不能太深；另外，通常会受限于JTAG仿真器时钟也不能设置太低频率

莱迪思推出最新版莱迪思sensAI™解决方案套件，该套件为更广泛的边缘应用提供了扩展的模型支持、增强的人工智能性能以及更高的部署灵活性。

本文旨在结合公开资料与典型案例，系统分析FPGA在后5大趋势中的关联度及潜在机遇点，为相关技术布局与产品规划提供参考。

之前在《一个思路： 缩短MultiBoot流程中的回跳 (Fallback) 时间》中，提到过FPGA无法处理升级Image过程中半程掉电的情形。但是仍然陆续有客户咨询这个问题。

连续时间模拟信号可通过采样和量化转换为离散时间数字信号，其中连续模拟输入信号 xa(t)被转换为离散数字输出信号 x[n]。采样是将连续时间信号转换为离散时间信号的过程

AI、科学计算、海量内存处理……这些硬核工作负载正在不断挑战系统极限。而 FPGA 异军突起，成为了实现高效数据传输的“关键推手”。

在过去很长一段时间里，FPGA 被视为一种“昂贵但灵活”的可编程器件，更多存在于通信设备、军工与高端工业系统中。但进入 2022 年之后，FPGA 的产业定位发生了根本变化

文旨在结合公开资料与典型案例，系统分析FPGA在前5大趋势中的关联度及潜在机遇点，为相关技术布局与产品规划提供参考。

Primus 生成的波形 vcd 文件，需要进行怎样的预处理和格式转化，才能允许 MATLAB 直接导入呢？本文将给大家分享这个过程的实现步骤，技巧和经验。

此次交流强化了 ALINX 与 AMD 的战略纽带。未来，双方将继续聚焦FPGA与异构计算前沿，携手推进在高性能计算、医疗影像、工业视觉、自动驾驶等领域的方案创新与生态共建

AMD EPYC 嵌入式 2005 系列能以紧凑型封装提供高计算密度和高能效，适用于电源、散热和空间受限的环境。