跳转到主要内容
SEM IP在MPSoC器件上的使用指南

SEM技术通过目标式ECC奇偶校验位注入实现可观测的软错误模拟。该机制在配置存储器帧(CRAM Frame)内精确选择校验位进行可控翻转

Agilex™ 5 E 系列 FPGA 与 SoC 存储方案助力嵌入式应用实现最高能效

本白皮书将解释不同 DRAM 类型的关键差异化特性,帮助读者为其应用选择最合适的 DRAM;并将这些特性与 Agilex 5 器件的外部内存方案相结合

基于 Agilex™ 5 SoC FPGA,为 TÜV 认证双轴电机控制筑牢功能安全防线

本演示采用仿真的工业电机模型替代实体电机,能够在不同负载条件、驱动拓扑及性能目标下进行参数化测试,无需反复迭代硬件设计。


为后量子安全构建安全灵活的基石

近来,量子计算领域取得了一系列最新进展,后量子加密(PQC)比以往任何时候都更加必要。各行业的开发者迫切需要加强其计算生态系统,以应对量子攻击带来的加剧风险和未知威胁能力。

设计实现:如何在 AMD Vitis™ 统一软件平台中运行设计

本视频介绍了 GitHub 基础知识,讲解了 AMD Vitis DSPLib,并重点介绍了相关实现教程。

FPGA+CM3硬核协同,打造高效图像处理方案

方案基于智多晶SA5Z-30-D1-8U213C FPGA器件,通过FPGA逻辑与内嵌CM3硬核的协同工作,结合DDR2高速存储,实现了从图像采集、处理到显示的全流程优化

AMD公布2025年第二季度财报

AMD公布2025年第二季度财报。第二季度营业额达创纪录的77亿美元,毛利率为40%,经营亏损1.34亿美元,净收入8.72亿美元,摊薄后每股收益为0.54美元。

新思科技+AMD:加速推动“用AI构建AI”

长期以来,芯片开发者和制造商始终信赖新思科技提供的工具与IP解决方案,以打造前沿芯片产品。

使用 Verilog 在 FPGA 上实现低通滤波器

在本文中,我们将简要探讨不同类型的滤波器,然后学习如何实现移动平均滤波器并使用 CIC 架构对其进行优化。

AMD 锐龙嵌入式助力 AI 零售结算解决方案

解决方案旨在帮助零售商增强客户满意度并减少盗窃

为什么DC-DC转换器应尽可能靠近负载的负载点(POL)电源?

效率和精度是两大优势,但实现POL转换需要特别注意稳压器设计。接近电源,这是提高电源轨的电压精度、效率和动态响应的最佳方法之一

贸泽开售适用于边缘计算和嵌入式应用的Altera Agilex 3 FPGA C系列开发套件

该套件提供支持8K视频的DisplayPort 1.4接口、适用于移动设备摄像头和显示屏的MIPI连接器,以及用于实现高效性能的LPDDR4内存。

新思科技HAPS助力Skymizer将AI加速器 IP开发验证周期缩短33%

Skymizer利用基于VP1902的新思科技HAPS技术,验证并演示其HyperThought AI加速器IP,充分发挥了HAPS的高性能执行与软硬件协同开发能力。

RFDC 应用流程 - 在 ZCU208 评估板上通过传统 Vitis 和 Vitis IDE 来运行 xrfdc_read_write_example

本篇博文演示了在 ZCU208 评估板上运行简单的 RFDC 示例的不同 Vitis™ 流程。此处使用的是 xrfdc_read_write_example,但并不限制您实现自己的应用

边缘计算中的AI加速器类型与应用

人工智能正在推动对更快速、更智能、更高效计算的需求。然而,随着每秒产生海量数据,将所有数据发送至云端处理已变得不切实际。

Agilex™ 3 与 Certus-N2 器件对比:基于 10 个 OpenCores 设计的正面对标性能测试

本文白皮书展示了对全新推出的 Agilex™ 3 FPGA 与 SoC 产品系列进行的严格基准测试方法与性能分析。该系列旨在为成本优化型应用提供高性能、高集成度和高可靠性。

借助 Agilex™ 设备实现加密敏捷安全性,从容应对 PQC 与 CRA 挑战

当下,半导体行业的安全需求正经历深刻演变,后量子密码学(PQC)与 《网络弹性法案》(CRA)成为绕不开的重要议题。跟随本文一起,深入剖析这两大趋势带来的挑战

小封装FPGA在工业领域的大作为

从工业通信的高效可靠、视频传输的稳定流畅,到无接触交互的精准便捷,以莱迪思低功耗FPGA技术为核心支撑的创新应用,不仅满足了当前工业自动化与智能交互的需求

智多晶 SGMII IP介绍

SGMII通过将网络数据与控制接口进行转换,将复杂的GMII接口转换为一对serdes接口,减少了PHY与MAC之间的接口数量。

基于FPGA的虚拟原型在芯粒(Chiplet)系统验证中的应用!

FPGA虚拟原型是利用FPGA构建的一种虚拟的系统模型,它可以在芯粒系统设计的早期阶段,在没有物理芯粒的情况下,对芯粒系统进行功能和性能的模拟验证