Versal SoM模块专为需要实时处理、低延迟、高带宽及人工智能能力的应用而设计，所有功能均集成于紧凑可扩展的硬件平台。

FPGA器件在使用中可能会受到质子、中子、α粒子等高能粒子的影响。SRAM 存储单元作为FPGA逻辑配置数据的核心载体，一旦遭遇高能粒子的干扰，有一定的概率发生软错误

为了保护数字传输中的信息不被破坏，有必要引入一定程度的受控冗余，以便抵消数据损坏的影响。因此，信道编码通过在数据传输中引入受控冗余

使用Avalon接口能够轻松连接Altera FPGA中的各个组件，从而简化了系统设计。

Robotec.ai 的 RoSi 传感器由 RGS 光线追踪库提供支持，可为激光雷达和雷达仿真提供优化的 GPU 性能，从而能够快速测试复杂的多传感器配置。

做FPGA的，大多数人第一次被 CDC（Clock Domain Crossing）教育， 往往不是在仿真阶段，而是在系统已经交付之后。

AMD 提供的端到端计算产品组合涵盖 CPU、GPU、FPGA 与自适应 SoC，能为广播级音视频系统的每个环节——从信号采集到最终显示——提供强劲动力。

数字收发器是由一系列数字与模拟处理过程组成的系统，这些过程协同工作，以处理和操作二进制信息。这些处理过程的目的是实现通过某种媒介的数据传输与接收

FOC技术通过将电机电流转换至旋转参考坐标系，可实现精准的转矩和转速控制。

本文深入探讨了资源受限型应用中FPGA的有效利用策略，以满足行业对高度灵活且特定应用的逻辑需求。

在本文中，我们将探讨日益迫切的安全数据中心的控制需求，安全与信任如何与可管理性相结合，以及现场可编程门阵列（FPGA）为何能够成为构建安全人工智能基础设施的关键战略使能器件。

本文基于v25.11版本介绍如何在EDF开发环境里为zcu102开发板的vivado工程导出的XSA创建Yocto Machine并编译加载固件和linux镜像。

随着AI应用的迅猛发展，端侧推理正受到前所未有的关注。与数据中心对极致吞吐的追求不同，端侧推理更聚焦于低延迟、低功耗与高可靠性

在机器人与自主系统开发中，ROS 2 已经成为事实标准，但当它遇到 FPGA / Zynq / Kria 这类异构平台时，工程复杂度往往直线上升。

在高端 FPGA 领域，一个长期被默认接受的逻辑正在被反复强化：性能要更强，板卡就必须更大；射频要更快，系统就必须更复杂。

传统RAID架构无法满足当前NVMe SSD性能需求的时代已告终结，一张加速卡将彻底释放存储系统的潜能

这篇文章将讨论 verilog 中两个最常用的结构----if语句和case语句。

本文介绍了一种基于 PolarFire SoC FPGA 的、支持 TSN（时间敏感网络）的 OPC UA 解决方案，通过标准以太网实现更高实时性的工业自动化。

思尔芯、MachineWare与晶心科技联合发布一款协同仿真解决方案，旨在应对日益复杂的RISC-V芯片设计。

智多晶重磅发布HQPEP功耗评估工具，聚焦FPGA设计早期的功耗评估需求，为工程师打造高效、便捷的功耗优化解决方案。