RISC-V算力芯片,能否打开下一轮突破的新空间?
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
AMD Spartan UltraScale+ FPGA 助力推进广播与专业音视频发展

经济高效的音视频连接与实时 4K 视频处理解决方案

JESD204B协议介绍

在高速信号处理领域(如通信、测试测量、雷达等),数据转换器(ADC/DAC)的采样率不断提升(从数百 MSPS 到数 GSPS),传统并行接口存在明显瓶颈

【RISC-V论文解读】语义感知的处理器核硬件加速协同仿真验证框架

协同仿真(Co-simulation)是处理器核功能验证的重要手段,提供体系结构级功能验证和逐指令出错调试粒度,被学术界及工业界广泛应用

Chiplet,改变了芯片

1965年,英特尔联合创始人戈登·摩尔提出了“摩尔定律”。半个多世纪以来,这一定律推动了集成电路(IC)性能的提升和成本的降低,并成为现代数字技术的基础

FPGA 玩转 4K 视频输入输出:让图像处理更“丝滑”

在游戏、影视和显示领域,4K 已经成为标配。而今天,我们就来聊聊——如何用 FPGA 实现 4K 视频的输入输出与处理。

采用 Agilex™ 5 FPGA E 系列和 SoC 内存解决方案,显著提升嵌入式应用能效

在技术飞速发展的今天,内存性能、占用面积和能效已成为现代应用的关键考量因素。Agilex™ 5 FPGA 内存技术提供灵活的内存接口,可有效应对上述关键需求。


中科亿海微SiP微系统——EQ6HL45S-M1CSG400芯片

EQ6HL45S-M1CSG400三通道混合信号处理芯片,是面向三轴陀螺应用的微系统模块,采用系统集成技术实现以可编程逻辑单元为控制核心

教程视频|适用于AMD Spartan™ UltraScale+™ FPGA 的 Power Design Manager

AMD 向工程师们提供了在设计实现前进行功耗估算的电源设计管理器(Power Design Manager,PDM),以及准确性更高且适合在设计实现期间使用的 AMD Vivado™ Report Power

Vivado 设计套件 I/O 与时钟规划设计中心

本文档为英语文档的翻译版本,若译文与英语原文存在歧义、差异、不一致或冲突,概以英语文档为准。

强化敏捷 DNA,Altera 推出 Agilex 5 D 系列/ Quartus Prime 25.3 FPGA 软硬件解决方案

Altera推出 Agilex 5 D 系列 FPGA 芯片及 Quartus Prime 25.3 全新 FPGA 软硬件解决方案,以进一步拓展可编程逻辑在工业、视觉、通信及数据中心等领域的应用广度与扩展能力。

AMD 锐龙嵌入式 9000 系列为工业计算与自动化带来下一代性能和效率

在工业控制和自动化领域,该处理器能提供机器人、边缘计算和智慧工厂运行所需的低时延、高吞吐量性能。

AI服务器同比增长100%,市场环境深化本土化进程

IDC数据显示,2025上半年中国加速服务器市场规模达到160亿美元,同比2024上半年增长超过一倍。IDC预计,到2029年,中国加速服务器市场规模将超过1,400亿美元。

MathWorks 升级 MATLAB 桌面体验,提升工作效率

MATLAB 和 Simulink 的最新版本包含更新的工具箱,助力工程师、科学家、学生和教育工作者加速设计、仿真与分析工作流

隐形布线之王:深入 PathFinder 在 FPGA 中的角色与缺陷

自 1990 年代末以来,PathFinder 一直是 FPGA 布线(routing)阶段的主力算法,为设计工具提供“能连通又不重叠”的路径规划方案。

AMD Zynq™ UltraScale+™ MPSoC 和 Versal™ 的 IPI 基本功能特性

本文主要介绍了 AMD Vivado™ IP integrator (IPI) 的诸多功能特性。我们将讲解 Vivado IP integrator 的各项基本功能。

国产FPGA赋能人才培养!易灵思助力上海集成电路紧缺人才培训项目圆满结课

作为国产FPGA领域的核心企业,易灵思深度参与本次培训,从技术理论到实战操作全程赋能,与学员们共同探索FPGA的创新应用与未来潜力。

中科亿海微Link-Sea-H6A图像处理套件

Link-Sea-H6A图像处理套件是中科亿海微基于自研芯片EQ6HL130开发的适用于图像处理应用的开发套件。该套件主要由图像接口板、HL130核心板、摄像头模组、电源适配器、数据线等组成

智多晶SA5T-200 FPGA开发板:解锁数字世界,开启您的硬件创想之旅!

今天,我们为大家带来一款重磅新品——智多晶SA5T-200 FPGA开发板!无论是学生党、初学者,还是进阶工程师,这款开发板都能成为您探索数字世界的得力伙伴。

如何在 Vivado 中使用 PLL IP 核生成多路时钟

本文介绍如何在 Verilog 代码中例化 PLL IP 核,编写 Verilog 仿真测试平台(Testbench),最后通过 JTAG 将设计烧录到实际的开发板。

PCIe总线技术在医疗成像领域的应用价值

历经多代技术演进,PCIe传输速率从1.0版本的2.5Gbps提升至5.0版本的32GT/s,同时保持对PCI软件架构的兼容性,支持热插拔与智能电源管理