RISC-V算力芯片,能否打开下一轮突破的新空间?
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
Agilex™ 3 与 Certus-N2 器件对比:基于 10 个 OpenCores 设计的正面对标性能测试

本文白皮书展示了对全新推出的 Agilex™ 3 FPGA 与 SoC 产品系列进行的严格基准测试方法与性能分析。该系列旨在为成本优化型应用提供高性能、高集成度和高可靠性。

边缘计算中的AI加速器类型与应用

人工智能正在推动对更快速、更智能、更高效计算的需求。然而,随着每秒产生海量数据,将所有数据发送至云端处理已变得不切实际。

借助 Agilex™ 设备实现加密敏捷安全性,从容应对 PQC 与 CRA 挑战

当下,半导体行业的安全需求正经历深刻演变,后量子密码学(PQC)与 《网络弹性法案》(CRA)成为绕不开的重要议题。跟随本文一起,深入剖析这两大趋势带来的挑战

小封装FPGA在工业领域的大作为

从工业通信的高效可靠、视频传输的稳定流畅,到无接触交互的精准便捷,以莱迪思低功耗FPGA技术为核心支撑的创新应用,不仅满足了当前工业自动化与智能交互的需求

智多晶 SGMII IP介绍

SGMII通过将网络数据与控制接口进行转换,将复杂的GMII接口转换为一对serdes接口,减少了PHY与MAC之间的接口数量。

基于FPGA的虚拟原型在芯粒(Chiplet)系统验证中的应用!

FPGA虚拟原型是利用FPGA构建的一种虚拟的系统模型,它可以在芯粒系统设计的早期阶段,在没有物理芯粒的情况下,对芯粒系统进行功能和性能的模拟验证

CCME 2025 圆满收官!ALINX FPGA+GPU内窥镜解决方案获医疗行业认可

ALINX 以 FPGA+GPU异构计算架构为核心,携医疗级解决方案亮相展会,为生命健康注入科技力量。

在 AMD Versal™ 自适应 SoC 上使用简单的 QEMU + 协同仿真示例

本文将使用 Versal VCK190 和 Vivado 2024.2 来生成仿真环境。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式,让整个系统既能满足性能要求,也能满足实时性要求。

瑞苏盈科CCME 2025之行:以FPGA技术赋能医疗创新,共探行业新机遇

FPGA技术因其灵活性、高性能和低延迟等特点,正发挥着越来越重要的作用。在CCME 2025大会上,瑞苏盈科向参会者展示了FPGA解决方案在医疗领域中的优势。

“AMD杀手”转投AMD?杨旭加盟引爆半导体业“超级反转”

2024年底,半导体行业再起波澜——据LinkedIn及多家媒体证实,前英特尔中国区总裁、“AMD杀手”杨旭(Ian Yang)正式加入AMD,担任副总裁兼联想全球客户经理

VPK120板卡修改8A34001时钟频率

本文将详细介绍如何在 VPK120 上修改 8A34001 时钟频率的完整流程,包括所需工具准备、配置修改、文件部署与最终验证,帮助用户快速完成定制化时钟配置。

给 Zynq FPGA 插上树莓派摄像头的翅膀

今天介绍一个将树莓派摄像头与 Zynq FPGA “联姻” 的创意项目。

毫米波波束成形:解锁高频通信的未来

当下,行业对通信网络的要求已不再仅局限于“连接”——更大带宽、更高速率、更广覆盖、更低时延已经成为衡量网络通信的刚性指标。

关于reset_project和reset_project -exclude ip使用

之前群里有一些关于在Vivado中IP综合时出现各种问题,大部分通过reset_project这个TCL命令解决,今天就简单分析一下reset_project这个命令的作用。

莱迪思扩展小型FPGA产品组合,为设计带来更多可能

设计现代嵌入式系统,往往意味着要在诸多严苛限制下开展工作——空间有限、功耗预算紧张、性能需求却不断攀升。

轻松将您的 AMD Versal™ 自适应 SoC 设计项目迁移至 Vivado™ 2024.2

了解 AMD Vivado™ Design Suite 如何利用经过优化的分层设计和多线程处理来充分加快编译速度,以及如何将 Vivado 2024.2 之前的项目迁移到 Vivado 2024.2 或更高版本中

PQC&网络弹性:保护量子时代数据安全

莱迪思的安全专家探讨了量子计算的影响、后量子加密(PQC)在促进网络弹性方面日益增长的必要性

Xilinx Zynq Multiboot技术介绍

FPGA Multiboot(多重启动)是一种允许FPGA在运行时动态切换不同配置映像的技术。这项技术主要应用于Xilinx FPGA(如Virtex、Zynq、Kintex和Artix系列)

智多晶QSGMII IP介绍

QSGMII旨在将4个GMII接口转换为一个统一的5Gb/s速率的SERDES接口,极大地减少了PHY与MAC间连接所需的信号接口数量。