亿咖通科技借助 AMD 处理器打造沉浸式智能座舱车载计算平台
judy 在 周三, 07/10/2024 - 09:39 提交
亿咖通·马卡鲁计算平台能提供 394K DMIPS 的计算性能和 10.1T FLOPS 的图形渲染能力，支持最高 32GB 的独立内存和开创性的 8GB 独立显存
All node
AMD MicroBlaze™ V 处理器-灵活高效的 RISC-V 处理器
judy 在 周三, 07/10/2024 - 09:31 提交
AMD MicroBlaze™ V 处理器是一款面向 AMD 自适应 SoC 和 FPGA 的软核 RISC-V 处理器 IP。MicroBlaze V 处理器基于 32 位 RISC-V 指令集架构
MachXO5D-NX：加密敏捷和硬件可信根“双剑合璧”，让网络威胁无处遁形
judy 在 周二, 07/09/2024 - 14:52 提交
MachXO5D-NX-15D/55TD两款产品分别拥有14K/53K逻辑单元密度和16/146个18 X 18乘法器。与MachXO5T-NX FPGA一样，MachXO5D-NX-55TD同样支持PCIe Gen 2硬核模块
Vivado 部分重配置 (PR) 解决方案中使用了哪些类型的比特流？
judy 在 周二, 07/09/2024 - 11:37 提交
在赛灵思器件中为部分重配置编译设计时，会创建不同类型的比特流。本文档为 7 系列和 UltraScale 器件的每种比特流类型定义了术语，并进行了详细说明。
基于FPGA的SD卡读写操作（一）
judy 在 周二, 07/09/2024 - 09:52 提交
本文介绍写SD卡的理论知识，主要包括SD卡分类、容量、速度、管脚、物理结构以及命令控制等。
Verilog中常用编译指令
judy 在 周二, 07/09/2024 - 09:29 提交
本文将详细介绍Verilog中的编译指令，帮助大家更高效地进行硬件设计。
AMD MPSoC PS PCIe作为EP与Host在异常状态下的工作情况
judy 在 周一, 07/08/2024 - 14:44 提交
正常情况下， PCIe EP和Host同时启动，Host给EP提供参考时钟，双方协商后建立PCIe链路。
Serial Rapid-IO Gen2 IP核介绍
judy 在 周一, 07/08/2024 - 11:03 提交
RapidIO 互连架构旨在与最流行的集成通信处理器、主机处理器和网络数字信号处理器兼容，是一种高性能、分组交换互连技术
揭秘ML100：未来高性能计算的核心技术I/O Die
judy 在 周一, 07/08/2024 - 10:41 提交
I/O Die产品ML100结合了UCIe IP和HBM IP，包含16个标准封装的UCIe接口与1个完整的HBM 控制器，其带宽约为1TB/s，与HBM3完美匹配